stringtranslate.com

Elemento C

Retrasos en la implementación y el entorno ingenuos (basados ​​en el pestillo Earle )
Diagrama de tiempos de una puerta OR con elementos C y inclusiva
Comportamiento del entorno con múltiples transiciones de entrada [1] (ramas basura [2] ) admisibles para el elemento C e inadmisibles para el elemento Join

En informática digital , el elemento C de Muller ( puerta C , flip-flop de histéresis , flip-flop coincidente o circuito de seguridad de dos manos ) es un pequeño circuito lógico binario ampliamente utilizado en el diseño de circuitos y sistemas asincrónicos . Emite 0 cuando todas las entradas son 0, emite 1 cuando todas las entradas son 1 y conserva su estado de salida en caso contrario. Fue especificado formalmente en 1955 por David E. Muller [3] y utilizado por primera vez en la computadora ILLIAC II . [4] En términos de la teoría de redes , el elemento C es un circuito distributivo semimodular, cuyo funcionamiento en el tiempo se describe mediante un diagrama de Hasse . [5] [6] [7] [8] El elemento C está estrechamente relacionado con los elementos de encuentro [9] y de unión [10] , donde no se permite que una entrada cambie dos veces seguidas. En algunos casos, cuando se conocen las relaciones entre los retrasos, el elemento C se puede implementar como un circuito de suma de productos (SOP). [11] [12] Las técnicas anteriores para implementar el elemento C [13] [14] incluyen el disparador Schmitt , [15] el flip-flop Eccles-Jordan y el flip-flop de último punto móvil.

Tabla de verdad y supuestos de retardo

Para dos señales de entrada, el elemento C se define mediante la ecuación , que corresponde a la siguiente tabla de verdad:

Esta tabla se puede convertir en un circuito utilizando el mapa de Karnaugh. Sin embargo, la implementación obtenida es ingenua, ya que no se dice nada sobre los supuestos de retardo. Para entender en qué condiciones es viable el circuito obtenido, es necesario realizar un análisis adicional, que revela que

Por lo tanto, la implementación ingenua sólo es correcta para entornos lentos. [16]

Implementaciones del elemento C

Dependiendo de los requisitos de velocidad de conmutación y consumo de energía, el elemento C puede implementarse como un circuito de grano grueso o fino. Además, se debe distinguir entre implementaciones de elemento C de una sola salida y de riel doble [17] . Un elemento C de riel doble solo se puede implementar en NAND (NOR) de 2 entradas. [18] Una implementación de una sola salida es viable si y solo si: [19]

  1. El circuito, donde cada entrada de un elemento C está conectada a través de un inversor separado a su salida, es semimodular en relación con el estado en el que todos los inversores están excitados.
  2. Este estado está activo para la puerta de salida del elemento C.

Estáticoy implementaciones semiestáticas

Implementaciones estáticas de elementos C de dos y tres entradas, [20] [21] [22]
Implementaciones semiestáticas de elementos C de dos y múltiples entradas. [23] [24] [25] Para una versión más rápida, consulte [26]

En su informe [3], Muller propuso realizar el elemento C como una puerta mayoritaria con retroalimentación. Sin embargo, para evitar los peligros relacionados con los sesgos de los retrasos internos, la puerta mayoritaria debe tener la menor cantidad posible de transistores. [27] [28] En general, los elementos C con diferentes suposiciones de temporización [29] se pueden construir en AND-OR-Invert (AOI) [30] [31] o su puerta dual OR-AND-Invert (OAI) [32] [33] e inversor. Otra opción patentada por Varshavsky et al. [34] [35] es derivar las señales de entrada cuando no son iguales entre sí. Al ser muy simples, estas realizaciones disipan más energía debido a los cortocircuitos. Conectando una puerta mayoritaria adicional a la salida invertida del elemento C, obtenemos la función OR inclusiva (EDLINCOR): [36] [37] . Algunos circuitos asincrónicos simples, como los distribuidores de pulsos [38], se pueden construir únicamente con puertas mayoritarias.

El elemento C semiestático almacena su estado anterior utilizando dos inversores acoplados de forma cruzada, de forma similar a una celda SRAM . Uno de los inversores es más débil que el resto del circuito, por lo que puede ser superado por las redes pull-up y pull-down . Si ambas entradas son 0, entonces la red pull-up cambia el estado del pestillo y el elemento C genera un 0. Si ambas entradas son 1, entonces la red pull-down cambia el estado del pestillo, haciendo que la salida del elemento C sea 1. De lo contrario, la entrada del pestillo no está conectada ni a tierra ni a tierra, por lo que el inversor débil domina y el pestillo genera su estado anterior. También hay versiones de elementos C semiestáticos construidas sobre dispositivos con resistencia diferencial negativa (NDR). [39] [40] La NDR suele definirse para señales pequeñas, por lo que es difícil esperar que un elemento C de este tipo funcione en un rango completo de voltajes o corrientes. [ investigación original? ]

Implementaciones a nivel de puerta

Realización de la puerta mayoritaria de C-elemento y puerta OR inclusiva (a); Realizaciones propuestas por Maevsky (b), Tsirlin (c) y Murphy (d)
Un STG de elemento C de doble riel con tránsito 00 y su circuito realizado solo en NAND2 como un caso particular de [18] considerado por VB Marakhovsky.
Celda de David (a) y sus implementaciones rápidas: nivel de compuerta (b) y nivel de transistor (c) [41]

Hay varios circuitos de salida única diferentes de elemento C construidos sobre puertas lógicas. [42] [43] En particular, la llamada implementación de Maevsky [44] [45] [46] es un circuito semimodular, pero no distributivo (OR-causal) basado libremente en. [47] La ​​puerta NAND3 en este circuito se puede reemplazar por dos puertas NAND2. Tenga en cuenta que el elemento C de Maevsky es en realidad un elemento Join, cuyas señales de entrada no pueden conmutar dos veces. [44] Otro circuito con OR-causalidad, que funciona como un elemento Join. [48] Tsirlin [49] propuso una realización de elemento C en puertas de dos entradas solamente y luego Starodoubtsev et al. sintetizaron usando lenguaje Taxogram [50] Este circuito coincide con el atribuido a Bartky, [1] [44] y puede funcionar sin el pestillo de entrada. Nótese que tanto el circuito de Maevsky como el de Tsirlin se basan en realidad en la llamada celda de David. [51] Su rápida implementación a nivel de transistor se utiliza en el elemento C semiestático propuesto. [52] Se ha propuesto otro circuito semiestático que utiliza transistores de paso (en realidad MUX 2:1). [53] Murphy [54] ha sintetizado otra versión del elemento C construido sobre dos pestillos SR utilizando la herramienta Petrify. Sin embargo, este circuito incluye un inversor conectado a una de las entradas. Este inversor debería tener un pequeño retraso. Sin embargo, existen realizaciones de pestillos RS que ya tienen una entrada invertida, por ejemplo. [55] Algunos enfoques independientes de la velocidad [56] [57] suponen que los inversores de entrada de retardo cero están disponibles en todas las puertas, lo que es una violación de la verdadera independencia de la velocidad pero es bastante seguro en la práctica. También existen otros ejemplos del uso de esta suposición. [58]

Implementaciones sin transistores

Otras tecnologías adecuadas para la realización de primitivos asincrónicos, incluido el elemento C, son: nanotubos de carbono, [ cita requerida ] dispositivos de tunelización de un solo electrón, [59] puntos cuánticos, [60] y nanotecnología molecular. [61]

Generalización para lógica de múltiples valores

La definición de elemento C se puede generalizar para lógica multivalor, [7] [62] [63] o incluso para señales continuas:

Por ejemplo, la tabla de verdad para un elemento C ternario balanceado con dos entradas es

Dado que la puerta mayoritaria es un caso particular de puerta de umbral, cualquiera de las realizaciones conocidas de la puerta de umbral [64] se puede utilizar en principio para construir un elemento C. Sin embargo, en el caso de múltiples valores, conectar la salida de la puerta mayoritaria a una o varias entradas puede no tener ningún efecto deseable. Por ejemplo, utilizando la función de mayoría ternaria definida como [65]

no conduce al elemento C ternario especificado por la tabla de verdad, si la suma no se divide en pares. Sin embargo, incluso sin dicha división, dos funciones mayoritarias ternarias son adecuadas para construir una puerta OR ternaria inclusiva.

Referencias

  1. ^ ab Kimura, Izumi (1971). "Extensiones de circuitos asincrónicos y el problema del retardo. Parte II: Extensiones sin picos y el problema del retardo de segundo tipo". Journal of Computer and System Sciences . 5 (2): 129–162. doi :10.1016/S0022-0000(71)80031-4.
  2. ^ Kushnerov, Alex; Bystrov, Sergey (2023). "Gráficos de transición de señales para circuitos de rutas de datos asíncronos". Modelado y análisis de sistemas de información . 30 (2): 170–186. doi : 10.18255/1818-1015-2023-2-170-186 .
  3. ^ ab DE Muller, Teoría de circuitos asincrónicos. Informe n.º 66, Laboratorio de Computación Digital, Universidad de Illinois en Urbana-Champaign, 1955.
  4. ^ HC Breadley, "ILLIAC II — Una breve descripción y bibliografía comentada", IEEE Transactions on Electronic Computers, vol. EC-14, núm. 3, págs. 399–403, 1965.
  5. ^ DE Muller y WS Bartky, "Una teoría de circuitos asincrónicos", Simposio internacional sobre la teoría de conmutación en la Universidad de Harvard, págs. 204-243, 1959.
  6. ^ WJ Poppelbaum, Introducción a la teoría de las máquinas digitales. Matemáticas, EE 294, Notas de clase, Universidad de Illinois en Urbana-Champaign.
  7. ^ ab Kimura, Izumi (1969). "Una comparación entre dos modelos matemáticos de circuitos asincrónicos". Informes científicos de la Tokyo Kyoiku Daigaku, Sección A. 10 (232/248): 109–123. JSTOR  43698723.
  8. ^ Gunawardena, Jeremy (1993). "Una estructura de evento generalizada para el despliegue de Muller de una red segura". Concur'93 . Apuntes de clase en informática. Vol. 715. págs. 278–292. doi :10.1007/3-540-57208-2_20. ISBN 978-3-540-57208-4.
  9. ^ Stucki, Mishell J.; Ornstein, Severo M.; Clark, Wesley A. (1967). "Diseño lógico de macromódulos". Actas de la conferencia conjunta de informática de primavera del 18 al 20 de abril de 1967 sobre - AFIPS '67 (primavera) . págs. 357–364. doi : 10.1145/1465482.1465538 . ISBN . 978-1-4503-7895-6.
  10. ^ JC Ebergen, J. Segers, I. Benko, "Programa paralelo y diseño de circuitos asíncronos", Talleres en Computación, págs. 50-103, 1995.
  11. ^ Beerel, Peter A.; Burch, Jerry R.; Meng, Teresa H. (1998). "Comprobación de la equivalencia combinacional de circuitos independientes de la velocidad". Métodos formales en el diseño de sistemas . 13 (1): 37–85. doi :10.1023/A:1008666605437.
  12. ^ H. Park, A. He, M. Roncken y X. Song, "Modelo de retardo semimodular revisado en el contexto de la sincronización relativa", IET Electronics Letters, vol. 51, núm. 4, págs. 332–334, 2015.
  13. ^ Informe de progreso técnico, enero de 1959, Universidad de Illinois en Urbana-Champaign.
  14. ^ W . J. Poppellbaum, NE Wiseman, "Diseño de circuito para la nueva computadora de Illinois", Informe n.º 90, Universidad de Illinois en Urbana-Champaign, 1959.
  15. ^ NP Singh, Una metodología de diseño para sistemas con temporizador automático. Tesis de maestría, MIT, 1981, 98 p.
  16. ^ J. Cortadella , M. Kishinevsky, Tutorial: Síntesis de circuitos de control a partir de especificaciones STG. Escuela de verano, Lyngby, 1997.
  17. ^ A. Mokhov, V. Khomenko, D. Sokolov y A. Yakovlev, "Sobre la lógica de control de doble carril para una mayor robustez del circuito", IEEE Int. Conference on Application of Concurrency to System Design (ACSD) 2012, págs. 112-121.
  18. ^ ab V. Varshavskiy, M. Kishinevskiy, V. Marakhovskiy, L. Rozenblyum, "Completitud funcional en la clase de circuitos semimodulares", Revista soviética de ciencias informáticas y de sistemas, vol. 23, núm. 6, págs. 70-80, 1985.
  19. ^ BS Tsirlin, "Un estudio de problemas equivalentes de realización de circuitos en la base AND-NOT que son independientes de la velocidad", Revista soviética de ciencias informáticas y de sistemas, vol. 24, 1986, págs. 58–69 (Б. С. Цирлин, "Обзор эквивалентных проблем реализации схем в базисе И-НЕ, не зависящих от скорост и", Изв. АН СССР, Техническая кибернетика, №2, 1986, с. 159-171).
  20. ^ IE Sutherland, "Micropipelines", Comunicaciones de la ACM, vol. 32, núm. 6, págs. 720–738, 1989.
  21. ^ CH van Berkel, "Cuidado con la bifurcación isocrónica", Informe UR 003/91, Philips Research Laboratories, 1991.
  22. ^ VB Marakhovsky, Diseño lógico de circuitos asincrónicos. Diapositivas del curso. Departamento de Ciencias de la Computación e Ingeniería Eléctrica, SPbPU.
  23. ^ VI Varshavsky, NM Kravchenko, VB Marakhovsky, BS Tsirlin, "Chanclaje H", certificado de autor de la URSS SU1562964, 5 de julio de 1990.
  24. ^ Varshavsky, VI (1998). "Elementos umbral impulsados ​​por β". Actas del 8º Simposio de los Grandes Lagos sobre VLSI (Cat. N.º 98TB100222) . págs. 52–58. doi :10.1109/GLSV.1998.665199. ISBN . 0-8186-8409-7.
  25. ^ VI Varshavsky, "Elemento de umbral y método de diseño del mismo", Patente US6338157, 8 de enero de 2002.
  26. ^ YA Stepchenkov, YG Dyachenko, AN Denisov, YP Fomin, "H flip-flop", Patente RU2371842, 27 de octubre de 2009.
  27. ^ D. Hampel, K. Prost y N. Scheingberg, "Lógica de umbral utilizando un dispositivo MOS complementario", patente US3900742, 19 de agosto de 1975.
  28. ^ D. Doman, Ingeniería de la biblioteca CMOS: mejora de los kits de diseño digital para silicio competitivo Archivado el 8 de octubre de 2015 en Wayback Machine . Wiley, 2012, 327 p.
  29. ^ KS Stevens, R. Ginosar y S. Rotem, "Temporización relativa [diseño asincrónico]", IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 11, núm. 1, págs. 129-140, 2003.
  30. ^ H. Zemanek, "Sequentielle asynchrone Logik", Elektronische Rechenanlagen, vol. 4, núm. 6, págs. 248–253, 1962. También disponible en ruso como Г. Цеманек, "Последовательная асинхронная логика", Meждународный симпозиум ИФАК Теория конечных и вероятностных автоматов 1962, c. 232—245.
  31. ^ W. Fleischhammer, "Mejoras en o relacionadas con circuitos disparadores biestables asíncronos", especificación de patente del Reino Unido GB1199698, 22 de julio de 1970.
  32. ^ T.-Y. Wuu y SBK Vrudhula, "Un diseño de un elemento C de Muller de múltiples entradas, rápido y eficiente en área", IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 1, no. 2, págs. 215–219, 1993.
  33. ^ HKO Berge, A. Hasanbegovic, S. Aunet, "Elementos C de Muller basados ​​en funciones minoritarias-3 para suministros de voltaje ultra bajo", Simposio internacional IEEE sobre diseño y diagnóstico de circuitos y sistemas electrónicos (DDECS) 2011, págs. 195-200.
  34. ^ VI Varshavsky, AY Kondratyev, NM Kravchenko y BS Tsirlin, "Chanclaje H", Certificado de autor de la URSS SU1411934 23 de julio de 1988.
  35. ^ VI Varshavsky, NM Kravchenko, VB Marakhovsky y BS Tsirlin, "H flip-flop", Certificado de autor de la URSS SU1443137, 7 de diciembre de 1988.
  36. ^ Pucknell, DA (1993). "Enfoque de lógica impulsada por eventos (EDL) para la representación de sistemas digitales y procesos de diseño relacionados". IEE Proceedings E - Computers and Digital Techniques . 140 (2): 119–126. doi :10.1049/ip-e.1993.0018.
  37. ^ A. Yakovlev, M. Kishinevsky, A. Kondratyev, L. Lavagno, M. Pietkiewicz-Koutny, "Sobre los modelos de comportamiento de circuitos asincrónicos con causalidad OR", Métodos formales en diseño de sistemas, vol. 9, núm. 3, págs. 189—233. 1996.
  38. ^ JC Nelson, Circuitos de conteo independientes de la velocidad. Informe n.° 71, Laboratorio de Computación Digital, Universidad de Illinois en Urbana-Champaign, 1956.
  39. ^ C.-H. Lin, K. Yang, AF Gonzalez, JR East, P. Mazumder, GI Haddad, "Puertas lógicas digitales de alta velocidad basadas en InP que utilizan una heteroestructura RTD/HBT", Conferencia internacional sobre fosfuro de indio y materiales relacionados (IPRM) 1999, págs. 419–422.
  40. ^ Glosekotter, P.; Pacha, C.; Goser, KF; Prost, W.; Kim, S.; Van Husen, H.; Reimann, T.; Tegude, FJ (2002). "Diseño de circuitos asíncronos basado en el elemento de transición lógica monoestable-biestable RTBT (MOBILE)". Actas. 15.º Simposio sobre circuitos integrados y diseño de sistemas . págs. 365–370. doi :10.1109/SBCCI.2002.1137684. ISBN . 0-7695-1807-9.
  41. ^ A. Bystrov, A. Yakovlev, Síntesis de circuitos asincrónicos mediante mapeo directo: interconexión con el entorno. Informe técnico, Departamento de Ciencias de la Computación, Universidad de Newcastle upon Tyne, octubre de 2001.
  42. ^ BS Tsirlin, "Chanclaje H", certificado de autor de la URSS SU1096759, 7 de junio de 1984.
  43. ^ BS Tsirlin, "Blade-flop H de múltiples entradas", certificado de autor de la URSS SU1162019, 15 de junio de 1985.
  44. ^ abc M. Kuwako, T. Nanya, "Evaluación de confiabilidad temporal de circuitos asincrónicos basados ​​en diferentes modelos de retardo", Simposio internacional IEEE sobre investigación avanzada en circuitos y sistemas asincrónicos (ASYNC) 1994, págs. 22-31.
  45. ^ Brzozowski, JA; Raahemifar, K. (1995). "Probar elementos C no es elemental". Actas de la Segunda Conferencia de Trabajo sobre Metodologías de Diseño Asincrónico . págs. 150–159. doi :10.1109/WCADM.1995.514652. ISBN . 0-8186-7098-3.
  46. ^ PA Beerel, JR Burch, TH Meng, "Comprobación de la equivalencia combinacional de circuitos independientes de la velocidad", Métodos formales en diseño de sistemas, vol. 13, núm. 1, 1998, págs. 37–85.
  47. ^ VI Varshavsky, OV Maevsky, Yu. V. Mamrukov, BS Tsirlin, "Chanclaje H", certificado de autor de la URSS SU1081801, 23 de marzo de 1984
  48. ^ GS Brailovsky, L. Ya. Rozenblyum, BS Tsirlin, "H-flip-flop", certificado de autor de la URSS SU1432733, 23 de octubre de 1988.
  49. ^ BS Tsirlin, "H-flip-flop", certificado de autor de la URSS SU1324106, 15 de julio de 1987.
  50. ^ NA Starodoubtsev, SA Bystrov, "Refinamiento del comportamiento monótono para la síntesis de circuitos asincrónicos con dos puertas de entrada", IEEE Int. Midwest Symposium on Circuits and Systems (MWSCAS) 2004, vol. I, págs. I-521–524.
  51. ^ M. Courvoisier y P. Azema, "Máquinas secuenciales asíncronas con modo operativo de solicitud/reconocimiento", IEE Electronics Letters, vol. 10, núm. 1, págs. 8-10, 1974.
  52. ^ SM Fairbanks, "Elemento C Muller de dos etapas", Patente de Estados Unidos US6281707, 28 de agosto de 2001.
  53. ^ A. Morgenshtein, M. Moreinis, R. Ginosar, "Circuitos asincrónicos de entrada por difusión de compuerta (GDI)", IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 12, núm. 8, págs. 847–856, 2004.
  54. ^ JP Murphy, "Diseño de elemento C basado en pestillo", Electronics Letters, vol. 48, núm. 19, 2012, págs. 1190–1191.
  55. ^ VA Maksimov y Ya. Ya. Petrichkovich "RS flip-flop", certificado de autor de la URSS SU1164867, 30 de junio de 1985.
  56. ^ P. Beerel y TH-Y. Meng. "Síntesis automática a nivel de compuerta de circuitos independientes de la velocidad", IEEE/ACM Int. Conference on Computer-Aided Design (ICCAD) 1992, págs. 581–587.
  57. ^ A. Kondratyev, M. Kishinevsky, B. Lin, P. Vanbekbergen y A. Yakovlev, "Implementación de puertas básicas de circuitos independientes de la velocidad", Conferencia de automatización de diseño ACM (DAC) 1994, págs. 56-62.
  58. ^ Yakovlev, AV; Koelmans, AM; Semenov, A.; Kinniment, DJ (diciembre de 1996). "Modelado, análisis y síntesis de circuitos de control asíncronos utilizando redes de Petri". Integración . 21 (3): 143–170. doi :10.1016/S0167-9260(96)00010-7.
  59. ^ S. Safiruddin, SD Cotofana, "Bloques de construcción para circuitos insensibles al retardo utilizando dispositivos de tunelización de un solo electrón", Conferencia IEEE sobre nanotecnología 2007, págs. 704–708.
  60. ^ VI Varshavsky, "Diseño lógico y desafío cuántico", Taller internacional sobre física y modelado computacional de dispositivos basados ​​en estructuras de baja dimensión 1995, págs. 134-146.
  61. ^ AJ Martin, P. Prakash, "Nanoelectrónica asincrónica: investigación preliminar" Archivado el 4 de marzo de 2016 en Wayback Machine , Simposio internacional IEEE sobre circuitos y sistemas asincrónicos (ASYNC) 2008, págs. 58-68.
  62. ^ JM Johnson, Teoría y aplicación de sistemas integrados autotemporizados utilizando elementos lógicos ternarios. Tesis doctoral. Universidad de California, Santa Bárbara. 1989.
  63. ^ H. Sato, Completitud en funciones lógicas de múltiples valores realizadas mediante circuitos secuenciales asíncronos. Tesis doctoral, Universidad Gakushuin, 1996.
  64. ^ V. Beiu, JM Quintana, MJ Avedillo, "Implementaciones VLSI de lógica de umbral: un estudio exhaustivo", IEEE Transactions on Neural Networks, vol. 14, núm. 5, págs. 1217–1243, 2003.
  65. ^ V. Varshavsky, B. Ovsievich, "Redes compuestas de elementos mayoritarios ternarios", IEEE Transactions on Electronic Computers, vol. EC-14, núm. 5, págs. 730–733, 1965.

Enlaces externos