Freescale 683xx (anteriormente Motorola 683xx ) es una familia de microcontroladores compatibles de Freescale que utilizan un núcleo de CPU basado en Motorola 68000. La familia se diseñó utilizando un lenguaje de descripción de hardware , lo que hace que las piezas sean sintetizables y aptas para procesos de fabricación mejorados, como la contracción de matrices.
Hay dos núcleos de CPU utilizados en la familia 683xx: el 68EC000 y el CPU32. El conjunto de instrucciones del núcleo CPU32 es similar al del 68020 , sin instrucciones de campo de bits y con algunas instrucciones exclusivas del núcleo CPU32, como las instrucciones de búsqueda en tablas e interpolación, y un modo de detención de bajo consumo.
Los módulos del microcontrolador se diseñaron de forma independiente y se lanzaron al mercado a medida que se iban probando nuevas CPU. Este proceso permitió a los arquitectos realizar un "diseño anticipado" de modo que, cuando las tecnologías de silicio estuvieron disponibles, Motorola tuvo diseños listos para implementar y lanzar al mercado. Muchos de estos submódulos se han trasladado a la línea de procesadores Coldfire .
Los microcontroladores constan de una serie de módulos, conectados mediante un bus interno:
Un núcleo de CPU completamente estático , capaz de funcionar a cualquier velocidad de reloj, desde punto muerto hasta la velocidad nominal máxima (25 o 33 MHz).
Un núcleo de CPU diseñado para minimizar los transistores y maximizar el rendimiento.
Una interfaz serial sincronizada de alta velocidad para depuración denominada modo de depuración en segundo plano (BDM). La serie 683xx fue la primera en tener una interfaz serial sincronizada con la CPU para realizar la depuración. Ahora, muchas CPU utilizan una interfaz serial de prueba estándar, generalmente JTAG , para este propósito.
El SIM (módulo de integración del sistema), que elimina gran parte de la lógica de unión al proporcionar selección de chips y decodificación de direcciones. El SIM también proporciona un generador de reloj, controladores para diversas operaciones del sistema, configuración de pines del procesador, un temporizador periódico y un controlador de interrupciones.
Otros módulos disponibles en varios procesadores de la familia 683xx son:
La unidad de procesamiento de temporización (TPU), que realiza casi cualquier tarea relacionada con la temporización: temporizadores, contadores, control de ancho de pulso proporcional, medición de ancho de pulso, generación de pulsos, controladores de motores paso a paso, detección de cuadratura, etc. Freescale ofrece el sistema de desarrollo y el código de forma gratuita.
Una memoria de acceso aleatorio (RAM) auxiliar también funciona como un almacén de microcontrolador programable para la TPU.
Algunos modelos antiguos tenían dos contadores-temporizadores convencionales.
Un módulo temporizador de propósito general (GPT) proporciona acumuladores de pulsos, capacidades de captura/comparación y modulación de ancho de pulso .
La mayoría de los modelos tienen un módulo serial en cola (QSM) que proporciona tanto una interfaz periférica serial sincrónica (SPI) como capacidades UART RS-232 de nivel lógico .
Motorola anunció los procesadores 68341 y 68349 en 1993. El 68349, conocido como Dragon I, fue diseñado para ejecutar la plataforma Magic Cap de General Magic para su uso en dispositivos de comunicación personal. El 68341 estaba destinado a sistemas educativos y de entretenimiento doméstico, como el Philips CD-i , y en soluciones de bajo costo y bajo consumo en general. [1]
Véase también
QUICC (controlador de comunicaciones integrado cuádruple)
Referencias
^ Norr, Henry (24 de mayo de 1993). "Planes del postprocesador de Motorola". MacWEEK . p. 4 . Consultado el 6 de mayo de 2024 .