XDR2 DRAM fue un tipo de memoria de acceso aleatorio dinámico propuesto por Rambus . Se anunció el 7 de julio de 2005 [1] y su especificación se publicó el 26 de marzo de 2008. [ cita requerida ] Rambus ha diseñado XDR2 como una evolución y sucesora de XDR DRAM .
La DRAM XDR2 está diseñada para su uso en tarjetas gráficas y equipos de red de alta gama .
Como empresa de semiconductores sin fábrica , Rambus solo produce un diseño; debe hacer acuerdos con fabricantes de memoria para producir chips DRAM XDR2, y ha habido una notable falta de interés en hacerlo. [2]
Además de una mayor velocidad de reloj (hasta 800 MHz), las líneas de datos diferenciales XDR2 transfieren datos a una velocidad de reloj 16 veces superior a la del sistema, transfiriendo 16 bits por pin por ciclo de reloj. Esta "velocidad de datos hexadecimal" es el doble del multiplicador 8× de XDR. El tamaño de ráfaga básico también se ha duplicado.
A diferencia de XDR, los comandos de memoria también se transmiten a través de enlaces punto a punto diferenciales a esta alta velocidad de datos. El bus de comandos varía entre 1 y 4 bits de ancho. Aunque cada bit requiere 2 cables, esto sigue siendo menos que el bus de solicitud XDR de 12 cables, pero debe crecer con la cantidad de chips direccionados.
Existe un límite básico para la frecuencia con la que se pueden obtener datos de la fila abierta en ese momento. Normalmente, este límite es de 200 MHz para la SDRAM estándar y de 400 a 600 MHz para la memoria gráfica de alto rendimiento. El aumento de la velocidad de la interfaz requiere la obtención de bloques de datos más grandes para mantener la interfaz ocupada sin violar el límite de frecuencia de la DRAM interna. A 16×800 MHz, para mantenerse dentro de una velocidad de acceso a la columna de 400 MHz se requeriría una transferencia en ráfaga de 32 bits. Multiplicado por un chip de 32 bits de ancho, esto es una obtención mínima de 128 bytes, un tamaño inconveniente para muchas aplicaciones.
Los chips de memoria típicos se dividen internamente en 4 cuadrantes, con las mitades izquierda y derecha conectadas a diferentes mitades del bus de datos, y las mitades superior o inferior se seleccionan por número de banco. (Por lo tanto, en una DRAM típica de 8 bancos, habría 4 medios bancos por cuadrante). XDR2 permite direccionar independientemente cada cuadrante, de modo que las dos mitades del bus de datos pueden obtener datos de diferentes bancos. Además, los datos obtenidos de cada medio banco son solo la mitad de lo que se necesita para mantener el bus de datos lleno; los accesos a un medio banco superior deben alternarse con el acceso a un medio banco inferior.
Esto duplica efectivamente el número de bancos y reduce el tamaño mínimo de acceso a los datos en un factor de 4, aunque con la limitación de que los accesos deben distribuirse uniformemente en los 4 cuadrantes. [3] [4]
Los fabricantes de memoria taiwaneses prácticamente rechazaron públicamente XDR2, y ninguno ha reconocido públicamente que haya habido conversaciones con Rambus para adoptar la tecnología. XDR2, que ya está disponible para licencia, simplemente no tiene ningún interesado serio.