stringtranslate.com

Computadoras de Manchester

Una serie de siete estanterías altas de metal llenas de equipos electrónicos, situadas delante de una pared de ladrillos. Los carteles situados encima de cada estantería describen las funciones que desempeñan los aparatos electrónicos que contienen. Tres visitantes leen desde los puestos de información situados a la izquierda de la imagen.
Réplica del Bebé de Manchester en el Museo de Ciencia e Industria de Manchester

Las computadoras de Manchester fueron una serie innovadora de computadoras electrónicas con programa almacenado desarrolladas durante el período de 30 años entre 1947 y 1977 por un pequeño equipo de la Universidad de Manchester , bajo el liderazgo de Tom Kilburn . [1] Incluían la primera computadora con programa almacenado del mundo , la primera computadora transistorizada del mundo y la que fue la computadora más rápida del mundo en el momento de su inauguración en 1962. [2] [3] [4] [5]

El proyecto comenzó con dos objetivos: demostrar la viabilidad del tubo Williams , una forma temprana de memoria de computadora basada en tubos de rayos catódicos (CRT) estándar; y construir una máquina que pudiera usarse para investigar cómo las computadoras podrían ayudar en la solución de problemas matemáticos. [6] El primero de la serie, el Manchester Baby , ejecutó su primer programa el 21 de junio de 1948. [2] Como el primer ordenador con programa almacenado del mundo, el Baby, y el Manchester Mark 1 desarrollado a partir de él, atrajeron rápidamente la atención del gobierno del Reino Unido, que contrató a la firma de ingeniería eléctrica Ferranti para producir una versión comercial. La máquina resultante, el Ferranti Mark 1 , fue el primer ordenador de propósito general disponible comercialmente del mundo. [7]

La colaboración con Ferranti finalmente condujo a una asociación industrial con la empresa informática ICL , que utilizó muchas de las ideas desarrolladas en la universidad, particularmente en el diseño de su serie de computadoras 2900 durante la década de 1970. [8] [9] [10]

Bebé de Manchester

El Manchester Baby fue diseñado como un banco de pruebas para el tubo Williams , una forma temprana de memoria de computadora, más que como una computadora práctica. El trabajo en la máquina comenzó en 1947, y el 21 de junio de 1948 la computadora ejecutó con éxito su primer programa, que constaba de 17 instrucciones escritas para encontrar el factor propio más alto de 2 18 (262,144) probando cada entero desde 2 18 − 1 hacia abajo. El programa se ejecutó durante 52 minutos antes de producir la respuesta correcta de 2 17 (131,072). [11]

El Baby medía 5,2 m de largo, 2,24 m de alto y pesaba casi una  tonelada larga . Contenía 550  válvulas termoiónicas  (300  diodos y 250  pentodos  ) y tenía un consumo de energía de 3,5 kilovatios. [12] Su funcionamiento exitoso fue reportado en una carta a la revista Nature publicada en septiembre de 1948, [13] estableciéndolo como el primer ordenador con programa almacenado del mundo. [14] Rápidamente evolucionó hacia una máquina más práctica, el Manchester Mark 1 .

Manchester marca 1

El desarrollo del Manchester Mark 1 comenzó en agosto de 1948, con el objetivo inicial de proporcionar a la universidad una instalación informática más realista. [15] En octubre de 1948, el científico jefe del gobierno del Reino Unido, Ben Lockspeiser, recibió una demostración del prototipo y quedó tan impresionado que inmediatamente inició un contrato gubernamental con la empresa local Ferranti para fabricar una versión comercial de la máquina, la Ferranti Mark 1. [ 7]

Se produjeron dos versiones del Manchester Mark 1, la primera de las cuales, la versión intermedia, estuvo operativa en abril de 1949. [15] La máquina de especificación final, que estaba en pleno funcionamiento en octubre de 1949, [16] contenía 4.050 válvulas y tenía un consumo de energía de 25 kilovatios. [17] Quizás la innovación más significativa del Manchester Mark 1 fue su incorporación de registros de índice , algo común en las computadoras modernas. [18]

En junio de 2022 se dedicó un hito del IEEE a la "computadora "bebé" de la Universidad de Manchester y sus derivados, 1948-1951". [19]

Meg y Mercurio

Como resultado de la experiencia adquirida con el Mark 1, los desarrolladores concluyeron que las computadoras se utilizarían más en funciones científicas que en matemáticas puras. Por lo tanto, se embarcaron en el diseño de una nueva máquina que incluiría una unidad de punto flotante ; el trabajo comenzó en 1951. La máquina resultante, que ejecutó su primer programa en mayo de 1954, se conoció como Meg, o la máquina de megaciclo. Era más pequeña y más simple que el Mark 1, así como más rápida para resolver problemas de matemáticas. Ferranti produjo una versión comercial comercializada como Ferranti Mercury , en la que los tubos Williams fueron reemplazados por la memoria central más confiable . [20]

Computadora de transistores

En 1952, en paralelo con el desarrollo de Meg, se comenzó a trabajar en la construcción de un ordenador más pequeño y más barato. A dos miembros del equipo de Kilburn, Richard Grimsdale y DC Webb, se les asignó la tarea de diseñar y construir una máquina que utilizara los transistores recién desarrollados en lugar de válvulas, que se conocería como Manchester TC. [21] Inicialmente, los únicos dispositivos disponibles eran transistores de contacto puntual de germanio ; estos eran menos fiables que las válvulas a las que reemplazaban, pero consumían mucha menos energía. [22]

Se produjeron dos versiones de la máquina. La primera fue la primera computadora transistorizada del mundo, [23] un prototipo, y entró en funcionamiento el 16 de noviembre de 1953. [3] [24] "La máquina de 48 bits utilizaba 92 transistores de contacto puntual y 550 diodos". [25] La segunda versión se completó en abril de 1955. La versión de 1955 utilizaba 250 transistores de unión, [25] 1.300 diodos de estado sólido y tenía un consumo de energía de 150 vatios. Sin embargo, la máquina [ aclaración necesaria ] hacía uso de válvulas para generar sus formas de onda de reloj de 125 kHz y en los circuitos para leer y escribir en su memoria de tambor magnético , por lo que no fue la primera computadora completamente transistorizada, una distinción que le correspondió a Harwell CADET de 1955. [26]

Los problemas con la fiabilidad de los primeros lotes de transistores hicieron que el tiempo medio entre fallos de la máquina [ aclaración necesaria ] fuera de unos 90 minutos, lo que mejoró una vez que estuvieron disponibles los transistores de unión más fiables . [27] El diseño de la computadora de transistores fue adoptado por la empresa de ingeniería local Metropolitan-Vickers en su Metrovick 950 , en la que se modificó toda la circuitería para utilizar transistores de unión. Se construyeron seis Metrovick 950, la primera de las cuales se completó en 1956. Se implementaron con éxito en varios departamentos de la empresa y estuvieron en uso durante unos cinco años. [23]

Musa y Atlas

El desarrollo de MUSE (nombre derivado de " motor de microsegundos ") comenzó en la universidad en 1956. El objetivo era construir un ordenador que pudiera funcionar a velocidades de procesamiento cercanas a un microsegundo por instrucción, un millón de instrucciones por segundo. [28] Mu (o μ ) es un prefijo en el SI y otros sistemas de unidades que denota un factor de 10 −6 (una millonésima).

A finales de 1958, Ferranti aceptó colaborar con la Universidad de Manchester en el proyecto, y poco después el ordenador pasó a llamarse Atlas, quedando la empresa conjunta bajo el control de Tom Kilburn. El primer Atlas se puso en servicio oficialmente el 7 de diciembre de 1962, y en aquel momento se consideraba el ordenador más potente del mundo, equivalente a cuatro IBM 7094. [ 29] Se decía que cada vez que Atlas se desconectaba se perdía la mitad de la capacidad informática del Reino Unido. [30] Sus instrucciones más rápidas tardaban 1,59 microsegundos en ejecutarse, y el uso de almacenamiento virtual y paginación por parte de la máquina permitía a cada usuario concurrente tener hasta un millón de palabras de espacio de almacenamiento disponible. Atlas fue pionero en muchos conceptos de hardware y software que todavía se utilizan habitualmente en la actualidad, incluido el Atlas Supervisor , "considerado por muchos como el primer sistema operativo moderno reconocible". [31]

Se construyeron otras dos máquinas: una para un consorcio conjunto de British Petroleum y la Universidad de Londres , y la otra para el Laboratorio de Computación Atlas en Chilton, cerca de Oxford . Ferranti construyó un sistema derivado para la Universidad de Cambridge , llamado Titan o Atlas 2, que tenía una organización de memoria diferente y ejecutaba un sistema operativo de tiempo compartido desarrollado por el Laboratorio de Computación de Cambridge . [30]

El Atlas de la Universidad de Manchester fue dado de baja en 1971, [32] pero el último estuvo en servicio hasta 1974. [33] Partes del Atlas Chilton están conservadas en los Museos Nacionales de Escocia en Edimburgo.

En junio de 2022 se dedicó un hito del IEEE al "Atlas Computer and the Invention of Virtual Memory 1957–1962". [34]

MU5

El Manchester MU5 fue el sucesor del Atlas. En la Conferencia IFIP de 1968 en Edimburgo se presentó una propuesta preliminar para un sucesor del Atlas, [35] aunque el trabajo en el proyecto y las conversaciones con ICT (de la que Ferranti había pasado a formar parte) con el objetivo de obtener su asistencia y apoyo habían comenzado en 1966. La nueva máquina, que más tarde se conocería como MU5, estaba destinada a estar en el extremo superior de una gama de máquinas y ser 20 veces más rápida que el Atlas.

En 1968, el Consejo de Investigación Científica (SRC) otorgó a la Universidad de Manchester una subvención de cinco años de £630,466 (equivalente a £12 millones en 2023) [a] para desarrollar la máquina y ICT , que luego se convertiría en ICL , puso sus instalaciones de producción a disposición de la Universidad. En ese año, un grupo de 20 personas participó en el diseño: 11 miembros del personal del Departamento de Ciencias de la Computación, 5 miembros del personal de TIC en comisión de servicio y 4 miembros del personal de apoyo del SRC. El nivel máximo de dotación de personal se produjo en 1971, cuando los números, incluidos los estudiantes de investigación, aumentaron a 60. [36]

Las características novedosas más significativas del procesador MU5 fueron su conjunto de instrucciones y el uso de memoria asociativa para acelerar el acceso a operandos e instrucciones. El conjunto de instrucciones fue diseñado para permitir la generación de código objeto eficiente por parte de los compiladores, para permitir una organización en secuencias del procesador y para proporcionar información al hardware sobre la naturaleza de los operandos, de modo que se les permitiera almacenarlos en búfer de manera óptima. De este modo, las variables con nombre se almacenaban en búfer por separado de los elementos de la matriz, a los que se accedía por medio de descriptores con nombre. Cada descriptor incluía una longitud de matriz que podía usarse en instrucciones de procesamiento de cadenas o para permitir que el hardware llevara a cabo la comprobación de límites de la matriz. El mecanismo de precarga de instrucciones utilizaba un rastro de salto asociativo para predecir el resultado de las ramificaciones inminentes. [37]

El sistema operativo MU5 MUSS [38] [39] fue diseñado para ser altamente adaptable y fue portado a una variedad de procesadores en Manchester y otros lugares. En el sistema MU5 completo, tres procesadores (MU5 en sí, un ICL 1905E y un PDP-11 ), así como una serie de memorias y otros dispositivos, estaban interconectados por un Exchange de alta velocidad. [40] [41] Los tres procesadores ejecutaban una versión de MUSS. MUSS también incluía compiladores para varios lenguajes y paquetes de tiempo de ejecución para soportar el código compilado. Estaba estructurado como un pequeño núcleo que implementaba un conjunto arbitrario de máquinas virtuales análogas a un conjunto correspondiente de procesadores. El código MUSS aparecía en los segmentos comunes que formaban parte del espacio de direcciones virtuales de cada máquina virtual.

El MU5 estuvo en pleno funcionamiento en octubre de 1974, coincidiendo con el anuncio de ICL de que estaba trabajando en el desarrollo de una nueva gama de ordenadores, la serie 2900. El 2980 de ICL en particular, entregado por primera vez en junio de 1975, debía mucho al diseño del MU5. [42] El MU5 permaneció en funcionamiento en la Universidad hasta 1982. [43] Se puede encontrar un artículo más completo sobre el MU5 en la Wiki de Historia de la Ingeniería y la Tecnología. [44]

MU6

Una vez que el MU5 estuvo en pleno funcionamiento, se inició un nuevo proyecto para producir su sucesor, el MU6. El MU6 estaba destinado a ser una gama de procesadores: MU6P, [45] una arquitectura de microprocesador avanzada destinada a ser utilizada como computadora personal, MU6-G, [46] una máquina de alto rendimiento para aplicaciones generales o científicas y MU6V, [47] un sistema de procesamiento de vectores paralelos. Se construyó y probó un modelo prototipo del MU6V, basado en 68000 microprocesadores con órdenes de vectores emuladas como "códigos extra", pero no se desarrolló más allá de esto. El MU6-G se construyó con una subvención del SRC y funcionó con éxito como máquina de servicio en el Departamento entre 1982 y 1987, [4] utilizando el sistema operativo MUSS desarrollado como parte del proyecto MU5.

Espinaquer

SpiNNaker: Spiking Neural Network Architecture es una arquitectura de supercomputadora de múltiples núcleos y masivamente paralela diseñada por Steve Furber en el Advanced Processor Technologies Research Group (APT) de la Universidad de Manchester. [48] Construida en 2019, está compuesta por 57.600 procesadores ARM9 (específicamente ARM968), cada uno con 18 núcleos y 128 MB de DDR SDRAM móvil , con un total de 1.036.800 núcleos y más de 7 TB de RAM. [49] La plataforma informática se basa en redes neuronales de picos , útiles para simular el cerebro humano (ver Human Brain Project ). [50] [51] [52] [53] [54] [55] [56] [57] [58]

Resumen

Referencias

  1. ^ Lavington (1998), pág. 49
  2. ^ ab Enticknap, Nicholas (verano de 1998), "Computing's Golden Jubilee", Resurrection (20), The Computer Conservation Society, ISSN  0958-7403, archivado desde el original el 9 de enero de 2012 , consultado el 19 de abril de 2008
  3. ^ ab Grimsdale, Dick, "50th Birthday of Transistor Computer", curation.cs.manchester.ac.uk , consultado el 24 de febrero de 2018
  4. ^ ab "A Timeline of Manchester Computing", Universidad de Manchester, archivado desde el original el 5 de julio de 2008 , consultado el 25 de febrero de 2009
  5. ^ "cronología". 5 de julio de 2008. Archivado desde el original el 5 de julio de 2008.
  6. ^ Lavington (1998), pág. 7
  7. ^ de Lavington (1998), pág. 21
  8. ^ Lavington, Simon (1980), Las primeras computadoras británicas , Manchester University Press, ISBN 978-0-7190-0803-0
  9. ^ Lavington, Simon (1998), Una historia de las computadoras de Manchester (2.ª ed.), The British Computer Society, ISBN 978-1-902505-01-5
  10. ^ Napper, RBE (2000), "Las computadoras Manchester Mark 1", en Rojas, Raúl; Hashagen, Ulf (eds.), Las primeras computadoras: historia y arquitecturas, MIT Press, pp. 356–377, ISBN 978-0-262-68137-7
  11. ^ Tootill, Geoff (verano de 1998), "The Original Original Program", Resurrection (20), The Computer Conservation Society, ISSN  0958-7403, archivado desde el original el 9 de enero de 2012 , consultado el 19 de abril de 2008
  12. ^ Museo de Ciencia e Industria de Manchester (2011), "The "Baby": The World's First Stored-Program Computer" (PDF) , MOSI, archivado desde el original (PDF) el 15 de febrero de 2012 , consultado el 3 de abril de 2012
  13. ^ Williams, FC; Kilburn, T. (25 de septiembre de 1948), "Computadoras digitales electrónicas", Nature , 162 (4117): 487, Bibcode :1948Natur.162..487W, doi : 10.1038/162487a0 , S2CID  4110351
  14. ^ Napper (2000), pág. 365
  15. ^ de Lavington (1998), pág. 17
  16. ^ Napper, RBE, "The Manchester Mark 1", Universidad de Manchester, archivado desde el original el 9 de febrero de 2014 , consultado el 22 de enero de 2009
  17. ^ Lavington, SH (julio de 1977), "The Manchester Mark 1 and Atlas: a Historical Perspective" (PDF) , Universidad de Florida Central , consultado el 8 de febrero de 2009. (Reimpresión del artículo publicado en Communications of the ACM (enero de 1978) 21 (1)
  18. ^ Lavington (1998), pág. 18
  19. ^ "La computadora "bebé" de la Universidad de Manchester y sus derivados, 1948-1951".
  20. ^ Lavington (1998), pág. 31
  21. ^ "El ordenador de transistores "Manchester TC" - Revolución CHM".
  22. ^ Lavington (1998), págs. 34-35
  23. ^ de Lavington (1998), pág. 37
  24. ^ Neumann, Albrecht J. (abril de 1955). "COMPUTADORAS, en el extranjero: 5. Universidad de Manchester - UNA PEQUEÑA COMPUTADORA DIGITAL EXPERIMENTAL CON TRANSISTORES". 7 (2): 16–17. Archivado desde el original el 10 de mayo de 2024. {{cite journal}}: Requiere citar revista |journal=( ayuda )
  25. ^ ab "1953: Surgen las computadoras transistorizadas | El motor de silicio | Museo de Historia de la Computación". www.computerhistory.org . Consultado el 2 de septiembre de 2019 .
  26. ^ Cooke-Yarborough, EH (junio de 1998), "Algunas aplicaciones tempranas de transistores en el Reino Unido", Engineering Science & Education Journal , 7 (3), IEE: 100–106, doi :10.1049/esej:19980301, ISSN  0963-7346, archivado desde el original el 5 de julio de 2020 , consultado el 7 de junio de 2009 (se requiere suscripción)
  27. ^ Lavington (1998), págs. 36-37
  28. ^ "The Atlas", Universidad de Manchester, archivado desde el original el 28 de julio de 2012 , consultado el 21 de septiembre de 2010
  29. ^ Lavington (1998), pág. 41
  30. ^ de Lavington (1998), págs. 44-45
  31. ^ Lavington (1980), págs. 50-52
  32. ^ Lavington (1998), pág. 43
  33. ^ Lavington (1998), pág. 44
  34. ^ "Hitos: Atlas Computer y la invención de la memoria virtual, 1957-1962". 12 de febrero de 2024.
  35. ^ Kilburn, T.; Morris, D.; Rohl, JS; Sumner, FH (1969), "Una propuesta de diseño de sistemas", Procesamiento de la información 68 , vol. 2, Holanda del Norte, págs. 806–811
  36. ^ Morris, Derrick; Ibbett, Roland N. (1979), El sistema informático MU5, Macmillan, pág. 1
  37. ^ Sumner, FH (1974), "MU5 - Una evaluación del diseño", Procesamiento de la información 74 , Holanda del Norte, págs. 133-136
  38. ^ Frank, GR; Theaker, CJ (1979), "El diseño del sistema operativo MUSS", Software: Practice and Experience , 9 (8): 599–620, doi :10.1002/spe.4380090802, S2CID  1962276
  39. ^ Morris e Ibbett (1979), págs. 189-211
  40. ^ Lavington, SH; Thomas, G.; Edwards, DBG (1977), "El sistema de comunicación multicomputadora MU5", IEEE Trans. Computers , vol. C-26, págs. 19-28
  41. ^ Morris e Ibbett (1979), págs. 132-140.
  42. ^ Buckle, John K. (1978), La serie ICL 2900 , The Macmillan Press
  43. ^ Ibbett, Roland N. (1999), "El proyecto informático MU5 de la Universidad de Manchester", Anales de la historia de la informática , 21 , IEEE: 24–31, doi :10.1109/85.759366
  44. ^ "El sistema informático MU5 de la Universidad de Manchester". ethw.org . 10 de junio de 2022.
  45. ^ Woods, JV; Wheen, AJT (1983). "MU6P: una arquitectura de microprocesador avanzada". The Computer Journal . 26 (3): 208–217. doi :10.1093/comjnl/26.3.208.
  46. ^ Edwards, DBG; Knowles, AE; Woods, JV (1980), "MU6-G: un nuevo diseño para lograr el rendimiento de un mainframe a partir de una computadora de tamaño mini", 7.º Simposio internacional anual sobre arquitectura informática , págs. 161-167, doi :10.1145/800053.801921, S2CID  7224504
  47. ^ Ibbett, RN; Capon, PC; Topham, NP (1985), "MU6V: un sistema de procesamiento vectorial paralelo", 12.º Simposio internacional anual sobre arquitectura informática, IEEE, págs. 136-144, ISBN 9780818606342
  48. ^ "Temas - Departamento de Ciencias de la Computación - Universidad de Manchester". www.cs.manchester.ac.uk .
  49. ^ "Proyecto SpiNNaker: el chip SpiNNaker". apt.cs.manchester.ac.uk . Consultado el 17 de noviembre de 2018 .
  50. ^ Página de inicio de SpiNNaker, Universidad de Manchester , consultado el 11 de junio de 2012
  51. ^ Furber, SB ; Galluppi, F.; Temple, S.; Plana, LA (2014). "El proyecto SpiNNaker". Actas del IEEE . 102 (5): 652–665. doi : 10.1109/JPROC.2014.2304638 .
  52. ^ Xin Jin; Furber, SB ; Woods, JV (2008). "Modelado eficiente de redes neuronales en forma de picos en un multiprocesador de chip escalable". 2008 IEEE International Joint Conference on Neural Networks (IEEE World Congress on Computational Intelligence) . págs. 2812–2819. doi :10.1109/IJCNN.2008.4634194. ISBN . 978-1-4244-1820-6.S2CID2103654  .​
  53. ^ Un millón de núcleos ARM para albergar un simulador cerebral Artículo de noticias sobre el proyecto en EE Times
  54. ^ Temple, S.; Furber, S. (2007). "Ingeniería de sistemas neuronales". Revista de la Royal Society Interface . 4 (13): 193–206. doi :10.1098/rsif.2006.0177. PMC 2359843 . PMID  17251143. Un manifiesto para el proyecto SpiNNaker, que examina y revisa el nivel general de comprensión de la función cerebral y los enfoques para construir modelos informáticos del cerebro.
  55. ^ Plana, LA; Furber, SB ; Temple, S.; Khan, M.; Shi, Y.; Wu, J.; Yang, S. (2007). "Una infraestructura GALS para un multiprocesador masivamente paralelo". IEEE Design & Test of Computers . 24 (5): 454. doi :10.1109/MDT.2007.149. S2CID  16758888.Una descripción de la naturaleza globalmente asincrónica, localmente sincrónica (GALS) de SpiNNaker, con una descripción general del hardware de comunicaciones asincrónicas diseñado para transmitir "picos" neuronales entre procesadores.
  56. ^ Navaridas, J.; Luján, M.; Miguel-Alonso, J.; Plana, LA; Furber, S. (2009). "Entendiendo la red de interconexión de SpiNNaker". Actas de la 23ª conferencia internacional sobre supercomputación - ICS '09 . p. 286. CiteSeerX 10.1.1.634.9481 . doi :10.1145/1542275.1542317. ISBN  9781605584980. Número de identificación del sujeto  3710084.Modelado y análisis de la interconexión SpiNNaker en una máquina de un millón de núcleos, que muestra la idoneidad de la red de conmutación de paquetes para la simulación de redes neuronales con picos a gran escala.
  57. ^ Rast, A.; Galluppi, F.; Davies, S.; Plana, L.; Patterson, C.; Sharp, T.; Lester, D.; Furber, S. (2011). "Simulación de modelos neuronales heterogéneos concurrentes en hardware neuromimético en tiempo real". Redes neuronales . 24 (9): 961–978. doi :10.1016/j.neunet.2011.06.014. PMID  21778034.Una demostración de la capacidad de SpiNNaker para simular diferentes modelos neuronales (simultáneamente, si es necesario) en contraste con otro hardware neuromórfico.
  58. ^ Sharp, T.; Galluppi, F.; Rast, A.; Furber, S. (2012). "Simulación energéticamente eficiente de microcircuitos corticales detallados en SpiNNaker". Journal of Neuroscience Methods . 210 (1): 110–118. doi :10.1016/j.jneumeth.2012.03.001. PMID  22465805. S2CID  19083072.Simulación en tiempo real de cuatro chips de un circuito cortical de cuatro millones de sinapsis, que muestra la extrema eficiencia energética de la arquitectura SpiNNaker

Notas

  1. ^ Las cifras del deflactor del producto interno bruto del Reino Unido siguen la "serie consistente" de MeasuringWorth proporcionada en Thomas, Ryland; Williamson, Samuel H. (2024). "What Was the UK GDP Then?". MeasuringWorth . Consultado el 15 de julio de 2024 .