MIPS , acrónimo de Microprocesador sin etapas de tubería interbloqueadas , fue un proyecto de investigación realizado por John L. Hennessy en la Universidad de Stanford entre 1981 y 1984. MIPS investigó un tipo de arquitectura de conjunto de instrucciones (ISA) ahora llamada computadora con conjunto de instrucciones reducido (RISC), su implementación como microprocesador con tecnología de semiconductores de integración a muy gran escala (VLSI) , y la explotación efectiva de arquitecturas RISC con compiladores optimizadores . MIPS, junto con IBM 801 y Berkeley RISC , fueron los tres proyectos de investigación que fueron pioneros y popularizaron la tecnología RISC a mediados de los años 1980. En reconocimiento al impacto que MIPS tuvo en la informática, Hennessey recibió la Medalla IEEE John von Neumann en 2000 por parte del Instituto de Ingenieros Eléctricos y Electrónicos (IEEE) (compartida con David A. Patterson ), el Premio Eckert-Mauchly en 2001 por la Association for Computing Machinery , el premio Seymour Cray Computer Engineering Award en 2001 de la IEEE Computer Society y, de nuevo con David Patterson, el premio Turing en 2017 de la ACM.
El proyecto se inició en 1981 en respuesta a informes de proyectos similares en IBM ( 801 ) y la Universidad de California, Berkeley ( RISC ). MIPS fue realizado por Hennessy y sus estudiantes de posgrado hasta su conclusión en 1984. Hennessey fundó MIPS Computer Systems ese mismo año para comercializar la tecnología desarrollada por el proyecto. En 1985, MIPS Computer Systems anunció un nuevo ISA, también llamado MIPS , y su primera implementación, el microprocesador R2000 . El MIPS ISA comercial y sus implementaciones pasaron a ser ampliamente utilizados, apareciendo en computadoras integradas, computadoras personales, estaciones de trabajo, servidores y supercomputadoras. En mayo de 2017, el MIPS ISA comercial es propiedad de Imagination Technologies y se utiliza principalmente en computadoras integradas. A finales de la década de 1980, Hennessy llevó a cabo un proyecto de seguimiento llamado MIPS-X en Stanford.
El MIPS ISA se basó en una palabra de 32 bits. Admitía direccionamiento de 32 bits y estaba direccionado por palabra. Era una arquitectura de carga/almacenamiento : todas las referencias a la memoria utilizaban instrucciones de carga y almacenamiento que copiaban datos entre la memoria principal y 32 registros de propósito general (GPR). Todas las demás instrucciones, como la aritmética de números enteros, operaban en los GPR. Poseía un conjunto de instrucciones básico que constaba de instrucciones para el flujo de control , aritmética de enteros y operaciones lógicas. Para minimizar las paradas en la tubería, todas las instrucciones, excepto las de carga y almacenamiento, debían ejecutarse en un ciclo de reloj . No había instrucciones para la multiplicación o división de números enteros, ni operaciones para números de punto flotante . La arquitectura expuso todos los peligros causados por el oleoducto de cinco etapas con ranuras de retardo . El compilador programó instrucciones para evitar peligros que dieran como resultado un cálculo incorrecto y, al mismo tiempo, garantizaba que el código generado minimizara el tiempo de ejecución. Las instrucciones MIPS tienen una longitud de 16 o 32 bits. La decisión de exponer todos los peligros fue motivada por el deseo de maximizar el rendimiento minimizando las rutas críticas, que alargaban los circuitos de interconexión. Las instrucciones se empaquetaron en palabras de instrucción de 32 bits (ya que MIPS tiene direcciones de palabras). Una palabra de instrucción de 32 bits podría contener dos operaciones de 16 bits. Estos se incluyeron para reducir el tamaño del código de máquina. El microprocesador MIPS se implementó en lógica NMOS .