stringtranslate.com

Matriz analógica programable en campo

Una matriz analógica programable en campo ( FPAA ) es un dispositivo de circuito integrado que contiene bloques analógicos computacionales (CAB) [1] [2] e interconexiones entre estos bloques que ofrecen programabilidad en campo . A diferencia de su primo digital , el FPGA , los dispositivos tienden a estar más orientados a la aplicación que a un propósito general, ya que pueden ser dispositivos de modo corriente o de modo voltaje. Para los dispositivos de modo voltaje, cada bloque generalmente contiene un amplificador operacional en combinación con una configuración programable de componentes pasivos. Los bloques pueden, por ejemplo, actuar como sumadores o integradores .

Los FPAA generalmente funcionan en uno de dos modos: tiempo continuo y tiempo discreto .

Actualmente, hay muy pocos fabricantes de FPAA. Los recursos en chip son todavía muy limitados en comparación con los de un FPGA . Este déficit de recursos es citado a menudo por los investigadores como un factor limitante en sus investigaciones.

Historia

El LYAPUNOV-1 utiliza una cuadrícula de 4x8 chips FPAA.

El término FPAA fue utilizado por primera vez en 1991 por Lee y Gulak [3] . Propusieron el concepto de CAB conectados a través de una red de enrutamiento y configurados digitalmente. Posteriormente, en 1992 [ cita requerida ] y 1995 [4], elaboraron aún más el concepto con la inclusión de amplificadores operacionales, condensadores y resistencias. Este chip original se fabricó utilizando tecnología CMOS de 1,2 μm y funciona en el rango de 20 kHz con un consumo de energía de 80 mW.

Pierzchala et al. introdujeron un concepto similar denominado circuito analógico programable electrónicamente ( EPAC ). [5] Presentaba un único integrador. Sin embargo, propusieron una arquitectura de interconexión local para intentar evitar las limitaciones de ancho de banda.

El procesador de señal analógica reconfigurable ( RASP ) y una segunda versión fueron presentados en 2002 por Hall et al. [6] [7] Su diseño incorporó elementos de alto nivel como filtros de paso de banda de segundo orden y multiplicadores de matriz vectorial de 4 por 4 en los CAB. Debido a su arquitectura, está limitado a alrededor de 100 kHz y el chip en sí no puede soportar una reconfiguración independiente.

En 2004, Joachim Becker retomó la conexión en paralelo de OTA (amplificadores operacionales de transconductancia) y propuso su uso en una arquitectura de interconexión local hexagonal. [8] No requería una red de enrutamiento y eliminaba la conmutación de la ruta de la señal que mejora la respuesta de frecuencia.

En 2005, Fabian Henrici trabajó con Joachim Becker para desarrollar un OTA conmutable e invertible que duplicaba el ancho de banda máximo del FPAA. [9] Esta colaboración dio como resultado el primer FPAA fabricado con tecnología CMOS de 0,13 μm .

En 2016, la Dra. Jennifer Hasler de Georgia Tech diseñó un sistema FPAA en un chip que utiliza tecnología analógica para lograr reducciones de tamaño y potencia sin precedentes. [10]

Véase también

Referencias

  1. ^ Hall, Tyson; Twigg, Christopher; Hassler, Paul; Anderson, David (2004). "Rendimiento de aplicación de elementos en un FPAA de compuerta flotante". Simposio internacional IEEE sobre circuitos y sistemas de 2004 (IEEE Cat. No.04CH37512) . págs. 589–592. doi :10.1109/ISCAS.2004.1329340. ISBN . 0-7803-8251-X. Número de identificación del sujeto  17212868.
  2. ^ Baskaya, F.; Reddy, S.; Sung, Kyu Lim; Anderson, DV (agosto de 2006). "Ubicación de matrices analógicas programables en campo con compuerta flotante a gran escala". IEEE Transactions on Very Large Scale Integration (VLSI) Systems . 14 (8): 906–910. doi :10.1109/TVLSI.2006.878477. S2CID  16583629.
  3. ^ EKF Lee; PG Gulak (diciembre de 1991). "Una matriz analógica programable en campo CMOS". IEEE Journal of Solid-State Circuits . 26 (12): 1860–1867. Bibcode :1991IJSSC..26.1860L. doi :10.1109/4.104162. S2CID  5323561.
  4. ^ Lee, EKF; Gulak, PG (1995). "Una matriz analógica programable en campo basada en transconductores". Actas de la ISSCC '95 - Conferencia internacional de circuitos de estado sólido . págs. 198-199. doi :10.1109/ISSCC.1995.535521. ISBN . 0-7803-2495-1.S2CID56613166  .​
  5. ^ Pierzchala, E.; Perkowski, MA; Van Halen, P.; Schaumann, R. (1995). "Amplificador/integrador de modo de corriente para una matriz analógica programable en campo". Actas de la ISSCC '95 - Conferencia internacional de circuitos de estado sólido . págs. 196-197. doi :10.1109/ISSCC.1995.535520. ISBN . 0-7803-2495-1.S2CID60724962  .​
  6. ^ Hall, Tyson S.; Hasler, Paul; Anderson, David V. (2002). "Matrices analógicas programables en campo: un enfoque de compuerta flotante". Matrices analógicas programables en campo: un enfoque de compuerta flotante. Apuntes de clase en informática. Vol. 2438. págs. 424–433. doi :10.1007/3-540-46117-5_45. hdl :1853/5071. ISBN 978-3-540-44108-3.S2CID 596774  .
  7. ^ Hall, TS; Twigg, CM; Gray, JD; Hasler, P.; Anderson, DV (2005). "Matrices analógicas programables en campo a gran escala para procesamiento de señales analógicas". IEEE Transactions on Circuits and Systems I: Regular Papers . 52 (11): 2298–2307. doi :10.1109/TCSI.2005.853401. S2CID  1148361.
  8. ^ "Una matriz analógica programable en campo (FPAA) de tiempo continuo que consta de celdas GM reconfigurables digitalmente". CiteSeerX 10.1.1.444.8748 . [ aclaración necesaria ]
  9. ^ "Una matriz analógica hexagonal programable en campo en tiempo continuo en CMOS de 0,13 μm con GBW de 186 MHz". CiteSeerX 10.1.1.444.8748 . [ aclaración necesaria ]
  10. ^ Suma George; Sihwan Kim; Sahil Shah; Jennifer Hasler; Michelle Collins; Farhan Adil; Richard Wunderlich; Stephen Nease; Shubha Ramakrishnan (junio de 2016). "Un SoC FPAA de modo mixto programable y configurable". Transacciones IEEE sobre sistemas de integración a muy gran escala (VLSI) . 24 (6): 2253–2261. doi :10.1109/TVLSI.2015.2504119. S2CID  14027246.

Enlaces externos