Camera Link es un protocolo de comunicación en serie estándar [1] diseñado para aplicaciones de interfaz de cámara basadas en la interfaz Channel-link de National Semiconductor . Fue diseñado con el propósito de estandarizar productos de video científicos e industriales, incluidas cámaras, cables y captadores de cuadros . El estándar es mantenido y administrado por la Automated Imaging Association o AIA, el grupo comercial global de la industria de la visión artificial .
Camera Link utiliza de uno a tres chips transceptores de enlace de canal con cuatro enlaces de 7 bits en serie cada uno. [1] [2] [3] Como mínimo, Camera Link utiliza 28 bits para representar hasta 24 bits de datos de píxeles y 3 bits para señales de sincronización de vídeo, dejando un bit libre. Los bits de sincronización de vídeo son datos válidos, marco válido y línea válida. Los datos se serializan 7:1 y los cuatro flujos de datos y un reloj dedicado se controlan a través de cinco pares LVDS . El receptor acepta los cuatro flujos de datos LVDS y el reloj LVDS, y luego envía los 28 bits y un reloj a la placa. El estándar de enlace de cámara exige que estos 28 bits se transmitan a través de 4 pares diferenciales serializados con un factor de serialización de 7. El reloj de datos paralelo se transmite con los datos. Normalmente, un bloque PLL o SERDES debe generar un reloj de 7× para poder transmitir o recibir el vídeo serializado. Para deserializar los datos, se pueden emplear un registro de desplazamiento y un contador . El registro de desplazamiento captura cada uno de los bits serializados, uno a la vez, y luego registra los datos en el dominio del reloj paralelo, una vez que el contador de datos ha alcanzado su valor terminal.
Camera Link viene en varias variantes que se diferencian en la cantidad de datos que se pueden transferir. Algunos de ellos requieren dos cables para su transmisión.
La configuración "Base" Camera Link transmite señales a través de un único conector/cable. [1] [2] [3] El cable utilizado es un conector macho MDR ("Mini D Ribbon") de 26 pines, optimizado por 3M para la señal LVDS. Además de los 5 pares LVDS que transmiten los datos de vídeo serializados (24 bits de datos y 4 bits de encuadre/habilitación), el conector también transporta 4 señales de control discretas LVDS y 2 canales de comunicación serial asíncronos LVDS para comunicarse con la cámara. A la frecuencia operativa máxima del chipset (85 MHz), la configuración básica produce un rendimiento de datos de vídeo de 2,04 Gbit /s (255 MB /s).
La especificación Camera Link incluye configuraciones de mayor ancho de banda que proporcionan rutas de datos de vídeo adicionales a través de un segundo conector/cable. La configuración "Media" duplica el ancho de banda de video, agregando 24 bits de datos y los mismos 4 bits de encuadre/habilitación presentes en la configuración "Base". [1] [2] [3] Esto produce una ruta de datos de vídeo de 48 bits de ancho capaz de alcanzar un rendimiento de hasta 4,08 Gbit /s (510 MB /s). La configuración "completa" agrega otros 16 bits a la ruta de datos, lo que da como resultado una ruta de video de 64 bits de ancho [1] [2] [3] que puede transportar 5,44 Gbit /s (680 MB /s).
Algunos fabricantes de cámaras y hardware de adquisición de datos han ampliado el ancho de banda de la interfaz más allá de los límites impuestos por la especificación de la interfaz Camera Link. Estos formatos amplían el ancho de la configuración "completa" al utilizar 8 bits no utilizados y reasignar los 8 bits de encuadre/habilitación redundantes para producir un ancho de ruta de datos de hasta 80 bits a través de dos conectores/cables, lo que aumenta aún más el ancho de banda del video. Ha surgido un consenso en la industria sobre la variante de 80 bits, y las cámaras y capturadores de fotogramas compatibles se comercializan con el término "Camera Link Deca". Sin embargo, algunos fabricantes utilizan el término "Extended Full" para referirse a la configuración Deca, [4] y otros conservan el uso del término Camera Link Full mientras se refieren a Full Deca. La ruta de vídeo de 80 bits puede transportar 6,8 Gbit /s (850 MB /s). [5]
La siguiente imagen muestra la sincronización relativa de la señal del reloj y una línea de datos de uno de los transceptores Channel Link utilizados para las transmisiones Camera Link. Las palabras de datos comienzan en medio de la fase alta del reloj y el bit más significativo se transmite primero. [6]
Los bits de los valores de píxeles no se asignan a los transmisores en serie en orden, sino que se permutan de forma complicada, como se muestra en la siguiente figura. La figura etiqueta los bits de datos de Camera Link de forma consecutiva e incluye 8 bits adicionales que no forman parte de la especificación Camera Link Full. (El estándar Camera Link divide los bits de datos en ocho puertos de 8 bits indicados por combinaciones de letras y números, pero utiliza las mismas combinaciones de letras y números para canales de color que no siempre se corresponden uno a uno, lo que hace que esta notación sea ambigua).
La mitad superior de esta figura solo es relevante para las configuraciones Mediana y Completa que requieren dos interfaces físicas y dos cables. Los dos rectángulos en el medio representan los cables, con los pines del conector de cada señal impresos a cada lado.
A la izquierda de los transceptores, se imprime la lista de bits de datos de píxeles transmitidos a través de ese enlace de canal, de LSB a MSB. Los caracteres L, F y D se refieren a los bits de sincronización de línea, sincronización de trama y datos válidos, respectivamente. El guión bajo representa un bit de repuesto no utilizado. Queda por decir cómo se asignan los bits de datos de píxeles a los bits 0 a 71 utilizados en la figura. Para píxeles en escala de grises, este es un mapeo uno a uno trivial; para píxeles de color con un múltiplo de 8 bits por color, los colores simplemente se concatenan en el orden rojo, verde y azul (de LSB a MSB). Para datos RGB de 12 bits, los 8 bits inferiores de cada color se asignan a los bits de datos 0–7,16-23,32-39; los 4 bits superiores de cada color a los bits 8–11,12-15,40-43. [1]
El estándar prescribe conectores de cinta Delta en miniatura de 26 pines (MDR-26) para usar con Camera Link; [1] la variante reducida SDR-26 está permitida desde la versión estándar 1.2. Las asignaciones de pines del conector se muestran en la figura grande de la sección anterior. El pinout del conector es el siguiente:
Los pares diferenciales coincidentes se ubican deliberadamente en lados opuestos del conector y en lados diferentes del conector en los diferentes extremos del cable. Esto evita la desviación debido a que el conector se monta perpendicularmente en una PCB . [6]
Los cables Camera Link son cables de par trenzado blindados. La norma especifica que los pares diferenciales deben estar blindados individualmente y el cable en su conjunto debe tener dos blindajes. [1] Algunas empresas ahorran costos al no proteger los dos pares de señales de la interfaz serie, que transportan señales más lentas que los datos de la cámara; Estos cables tienen un extremo de cámara y un extremo de agarre y no se pueden invertir y no se pueden usar como segundo cable en una configuración Mediana o Completa.
El estándar Camera Link lo mantiene la AIA . La introducción del estándar Camera Link Interface (1.0) se publicó en octubre de 2000. La revisión 1.1 se adoptó en enero de 2004, con soporte ampliado de funciones de software. El comité de estándares adoptó la versión 1.2 en enero de 2007, introduciendo conectores mini SDR ("Shrunk D Ribbon") (SDR-26) y alimentación a través de Camera Link (POCL). El Anexo D de la revisión 1.2 agrega descripciones mecánicas y eléctricas a la norma, especialmente el rendimiento del cable. El Anexo E de la revisión 1.2 enumera los requisitos del equipo POCL. Camera Link 2.0 se lanzó en noviembre de 2011.