Variante PowerPC
PWRficient es una serie de microprocesadores de PA Semi donde el PA6T-1682M fue el único que se convirtió en un producto real.
Los procesadores PWRficient cumplen con la norma Power ISA de 64 bits y están diseñados para ofrecer un alto rendimiento y una eficiencia energética extrema. Los procesadores son altamente modulares y se pueden combinar con diseños de sistema en un chip (SoC) de múltiples núcleos , combinando la funcionalidad de CPU , puente norte y puente sur en una sola matriz de procesador .
Detalles
El PA6T es el primer y único núcleo de procesador de PA Semi, en dos líneas de productos distintas: 16xxM de doble núcleo y 13xxM/E de un solo núcleo. Las líneas PA6T se diferenciaban en el tamaño de la caché L2 , los controladores de memoria , la funcionalidad de comunicación y las características de descarga de criptografía. PA Semi planeó hasta 16 núcleos. [1]
El PA6T es el primer núcleo Power ISA diseñado desde cero en los diez años anteriores fuera de la alianza AIM , que incluía a IBM , Motorola , Freescale y Apple Inc. Dado que Texas Instruments era un inversor en PA Semi, se sugirió que sus plantas de fabricación habrían fabricado los procesadores PWRficient. [1]
Los procesadores PWRficient se enviaron inicialmente a clientes seleccionados en febrero de 2007 y se lanzaron a nivel mundial en el cuarto trimestre de 2007. [2]
En abril de 2008, Apple Inc. compró PA Semi [3] y cerró el desarrollo de procesadores con arquitectura PWRficient. Sin embargo, seguirá fabricando, vendiendo y brindando soporte para estos componentes en el futuro previsible debido a un acuerdo con el gobierno de los EE. UU. para algunas aplicaciones militares. [4] [5] Algunos componentes del PA Semi PWRficient se integraron posteriormente en el silicio de Apple . [6]
Implementación
Los procesadores PWRficient constan de tres partes:
UPC
PA6T
Sistema de memoria
CONEXIÓN
- interconexión de barras transversales escalable
- 1–8 núcleos SMP
- 1–2 cachés L2 , de 512 KB a 8 MB de tamaño. Ancho de banda de 16 GB/s.
- 1–4 controladores de memoria DDR2 de 1067 MHz . Ancho de banda de 16 GB/s.
- Ancho de banda máximo de 64 GB/s
- Coherencia MOESI
E/S
ENVIO
Usuarios
Referencias
- ^ ab "PA Semi avanza hacia los 16 núcleos gracias a un aumento de 50 millones de dólares". The Register . 17 de mayo de 2006 . Consultado el 2 de julio de 2012 .
- ^ "Comunicado de prensa". PA Semi. Archivado desde el original el 21 de agosto de 2007. Consultado el 7 de febrero de 2007 .
- ^ Brown, Erika; Corcoran, Elizabeth; Caulfield, Brian (23 de abril de 2008). "Apple compra un diseñador de chips". Forbes . Consultado el 5 de julio de 2011 .
- ^ "Apple complacerá a los fabricantes de misiles al respaldar el chip de PA Semi". The Register. 16 de mayo de 2008. Consultado el 5 de julio de 2011 .
- ^ "El Departamento de Defensa puede rechazar la oferta de Apple por PA Semi". EETimes. 23 de mayo de 2008. Archivado desde el original el 13 de diciembre de 2010. Consultado el 5 de julio de 2011 .
- ^ "[PATCH v2 00/11] Agregue compatibilidad con Apple M1 al controlador PASemi i2c".
- ^ http://pasemi.com/news/pr_2007_12_20a.html [ enlace roto ]
- ^ "Mercury Computer Systems y PA Semi colaboran para llevar un procesador PWRficient a aplicaciones de procesamiento de señales e imágenes". 7 de junio de 2007. Consultado el 18 de agosto de 2022 .
- ^ "NEC incorpora chips PA Semi en equipos de almacenamiento". The Register .
- ^ "X1000". Archivado desde el original el 7 de julio de 2011. Consultado el 5 de julio de 2011 .
Enlaces externos
- "Start-up planea un nuevo procesador de bajo consumo energético". Archivado desde el original el 2013-01-02 . Consultado el 2006-11-24 .
{{cite web}}
: CS1 maint: bot: original URL status unknown (link) - Rendimiento de los ataques PA Semi/Watt
- FPF 2005: Sistema PA6T-1682M en un chip de PA Semi – Real World Technologies
- Una sincronización sensata reduce las necesidades de refrigeración de la arquitectura energética – Diseño electrónico