Un diagrama de temporización digital representa un conjunto de señales en el dominio del tiempo. [1] Un diagrama de tiempos puede contener muchas filas, normalmente una de ellas es el reloj. Es una herramienta comúnmente utilizada en electrónica digital, depuración de hardware y comunicaciones digitales. Además de proporcionar una descripción general de las relaciones de sincronización, el diagrama de sincronización digital puede ayudar a encontrar y diagnosticar peligros de lógica digital .
La mayoría de los diagramas de tiempos utilizan las siguientes convenciones:
El ejemplo del diagrama de tiempos a la derecha describe el bus de interfaz periférica serie (SPI) . La mayoría de los nodos maestros SPI pueden configurar la polaridad del reloj (CPOL) y la fase del reloj (CPHA) con respecto a los datos. Este diagrama de tiempos muestra el reloj para ambos valores de CPOL y los valores de las dos líneas de datos (MISO y MOSI) para cada valor de CPHA. Tenga en cuenta que cuando CPHA = 1, los datos se retrasan medio ciclo de reloj.
SPI opera de la siguiente manera:
Cuando la línea SS de un esclavo es alta, tanto su línea MISO como MOSI deben tener una impedancia alta para evitar interrumpir una transferencia a un esclavo diferente. Antes de bajar SS, las líneas MISO y MOSI se indican con una "z" para alta impedancia. Además, antes de que el SS baje, la fila "ciclo #" no tiene sentido y se muestra atenuada.
Tenga en cuenta que para CPHA=1, las líneas MISO y MOSI no están definidas hasta después del primer flanco del reloj y también se muestran atenuadas antes de eso.
Un diagrama de tiempos más típico tiene un solo reloj y numerosas líneas de datos.
Se puede utilizar el siguiente software de diagramas para dibujar diagramas de tiempos:
