El J-11 es un conjunto de chips de microprocesador que implementa la arquitectura del conjunto de instrucciones (ISA) PDP-11 desarrollada conjuntamente por Digital Equipment Corporation e Intersil . Era un conjunto de chips de alta gama diseñado para integrar el rendimiento y las características del PDP-11/70 en un puñado de chips. Fue utilizado en el PDP-11/73 , PDP-11/83 y Professional 380 .
Consistía en un chip de ruta de datos [1] y un chip de control [2] en paquetes cerámicos sin cables montados en un único paquete DIP híbrido cerámico. El chip de control incorporaba un secuenciador de control y una ROM de microcódigo. [2] Se podía utilizar un chip acelerador de punto flotante (FPA) separado opcional, que estaba empaquetado en un DIP estándar. El chip de ruta de datos y el chip de control fueron fabricados por Intersil en un proceso CMOS, mientras que Digital fabricó el FPA en su proceso NMOS " ZMOS ".
Originalmente, el diseño estaba destinado a admitir múltiples chips de control para permitir la implementación de instrucciones adicionales, como el Conjunto de instrucciones comerciales (CIS), pero nunca se ofrecieron dichos chips de control.
Se fabricó un clon del J-11 en la Unión Soviética con la designación KN1831VM1 ( ruso : КН1831ВМ1 ). [3]
