Modelo de núcleo de microprocesador de ARM
El ARM Cortex-X1 es una unidad central de procesamiento que implementa el conjunto de instrucciones ARMv8.2-A de 64 bits diseñado por el centro de diseño de Austin de ARM Holdings como parte del programa Cortex-X Custom (CXC) de ARM. [1] [2]
Diseño
El diseño del Cortex-X1 se basa en el ARM Cortex-A78 , pero rediseñado puramente para el rendimiento en lugar de un equilibrio entre rendimiento, potencia y área (PPA). [1]
El Cortex-X1 es un diseño superescalar fuera de orden de decodificación de 5 anchos con un caché de macro-OP (MOP) de 3K. Puede buscar 5 instrucciones y 8 MOP por ciclo, y renombrar y enviar 8 MOP y 16 μOP por ciclo. El tamaño de la ventana fuera de orden se ha aumentado a 224 entradas. El backend tiene 15 puertos de ejecución con una profundidad de canalización de 13 etapas y las latencias de ejecución constan de 10 etapas. También cuenta con unidades SIMD de 4x128b. [3] [4] [5] [6]
ARM afirma que el Cortex-X1 ofrece un rendimiento de aprendizaje automático un 30 % más rápido que el ARM Cortex-A77 y un rendimiento de números enteros un 100 % más rápido . [3] [4] [5] [6]
El Cortex-X1 es compatible con la tecnología DynamIQ de ARM , que se espera que se utilice como núcleo de alto rendimiento cuando se utiliza en combinación con los núcleos ARM Cortex-A78 mid y ARM Cortex-A55 little. [1] [2]
La arquitectura cambia en comparación conARM Cortex-A78
- Alrededor de un 20% de mejora en el rendimiento (+30% respecto a A77) [7]
- Entero 30% más rápido
- Rendimiento de aprendizaje automático 100% más rápido
- El tamaño de la ventana fuera de servicio se ha aumentado a 224 entradas (de 160 entradas)
- Hasta 4 unidades SIMD de 128b (a partir de 2 unidades de 128b)
- 15% más de área de silicio
- Decodificación de 5 vías (a partir de 4 vías)
- Ancho de banda de caché decodificado de 8 MOP/ciclo (en lugar de 6 MOP/ciclo)
- 64 KB L1D + 64 KB L1I (de 32/64 KB L1)
- Hasta 1 MB/núcleo de caché L2 (desde 512 KB/núcleo máximo)
- Hasta 8 MB de caché L3 (desde 4 MB como máximo)
Licencias
El Cortex-X1 está disponible como núcleo SIP para los socios de su programa Cortex-X Custom (CXC), y su diseño lo hace adecuado para la integración con otros núcleos SIP (por ejemplo, GPU , controlador de pantalla , DSP , procesador de imágenes , etc.) en una matriz que constituye un sistema en un chip (SoC). [1] [2]
Uso
Véase también
Referencias
- ^ abcd "Presentación del programa Arm Cortex-X Custom". community.arm.com . Consultado el 18 de junio de 2020 .
- ^ abc Ltd, Arm. "Programa de CPU personalizado Cortex-X". Arm | La arquitectura para el mundo digital . Consultado el 18 de junio de 2020 .
- ^ ab Frumusanu, Andrei. "Las nuevas microarquitecturas Cortex-A78 y Cortex-X1 de Arm: una divergencia en eficiencia y rendimiento". www.anandtech.com . Consultado el 18 de junio de 2020 .
- ^ ab "Arm Cortex-X1: el primer programa personalizado de Cortex-X". WikiChip Fuse . 2020-05-26 . Consultado el 2020-06-18 .
- ^ ab McGregor, Jim. "Arm libera el rendimiento de la CPU con Cortex-X1". Forbes . Consultado el 18 de junio de 2020 .
- ^ ab "CPU Arm Cortex-X1 y Cortex-A78: núcleos grandes con grandes diferencias". Android Authority . 2020-05-26 . Consultado el 2020-06-18 .
- ^ "Cortex-X1 – Microarquitecturas – ARM – WikiChip". en.wikichip.org . Consultado el 13 de febrero de 2021 .
- ^ "Procesador móvil Exynos 2100 5G: especificaciones, características | Samsung". Samsung Semiconductor . Consultado el 13 de enero de 2021 .
- ^ "Plataforma móvil Qualcomm Snapdragon 888 5G | Último procesador Snapdragon 5G | Qualcomm". www.qualcomm.com . Consultado el 13 de enero de 2021 .
- ^ Amadeo, Ron (19 de octubre de 2021). "El equipo de "Google Silicon" nos muestra el SoC Tensor del Pixel 6". Ars Technica .
