La computación sin conjunto de instrucciones ( NISC ) es una arquitectura informática y tecnología de compilación para diseñar procesadores personalizados y aceleradores de hardware altamente eficientes al permitir que un compilador tenga un control de bajo nivel de los recursos de hardware.
NISC es una arquitectura nanocodificada horizontal programada estáticamente (SSHNA). El término "programado estáticamente" significa que la programación de operaciones y el manejo de riesgos los realiza un compilador . El término "nanocodificado horizontal" significa que NISC no tiene ningún conjunto de instrucciones o microcódigo predefinido . El compilador genera nanocódigos que controlan directamente unidades funcionales , registros y multiplexores de una ruta de datos determinada . Dar control de bajo nivel al compilador permite una mejor utilización de los recursos de la ruta de datos, lo que en última instancia resulta en un mejor rendimiento. Los beneficios de la tecnología NISC son:
El conjunto de instrucciones y el controlador de los procesadores son las partes más tediosas y que requieren más tiempo de diseño. Al eliminar estos dos, el diseño de elementos de procesamiento personalizados se vuelve significativamente más fácil.
Además, la ruta de datos de los procesadores NISC puede incluso generarse automáticamente para una aplicación determinada. Por lo tanto, la productividad del diseñador mejora significativamente.
Dado que las rutas de datos NISC son muy eficientes y se pueden generar automáticamente, la tecnología NISC es comparable a los enfoques de síntesis de alto nivel (HLS) o de síntesis de C a HDL . De hecho, uno de los beneficios de este estilo de arquitectura es su capacidad para unir estas dos tecnologías (diseño de procesador personalizado y HLS).
En informática , computadora con conjunto de instrucciones cero ( ZISC ) se refiere a una arquitectura de computadora basada únicamente en la coincidencia de patrones y la ausencia de (micro) instrucciones en el sentido clásico [ aclaración necesaria ] . Estos chips son conocidos por ser considerados comparables a las redes neuronales , comercializándose por el número de "sinapsis" y "neuronas". [1] El acrónimo ZISC alude a computadora con conjunto de instrucciones reducido (RISC). [ cita necesaria ]
ZISC es una implementación de hardware de redes Kohonen (redes neuronales artificiales) que permite el procesamiento masivo en paralelo de datos muy simples (0 o 1). Esta implementación de hardware fue inventada por Guy Paillet [2] y Pascal Tannhof (IBM), [3] [2] desarrollada en cooperación con la fábrica de chips IBM de Essonnes , en Francia, y comercializada por IBM.
La arquitectura ZISC alivia el cuello de botella de la memoria [ se necesita aclaración ] al combinar la memoria de patrones con la lógica de reconocimiento y aprendizaje de patrones. [ ¿cómo? ] Su computación masivamente paralela resuelve el " problema del ganador se lo lleva todo en la selección de acción " [ aclaración necesaria del problema del ganador se lo lleva todo en Neural Networks ] asignando a cada "neurona" su propia memoria y permitiendo la resolución simultánea de problemas cuyos resultados son resolvieron disputar entre sí. [4]
Según TechCrunch , muchas grandes empresas tecnológicas, como Facebook y Google , utilizan actualmente emulaciones de software de este tipo de chips para el reconocimiento de imágenes . Cuando se aplica a otras tareas diversas de detección de patrones, como con texto, se dice que los resultados se producen en microsegundos incluso con chips lanzados en 2007. [1]
Junko Yoshida, del EE Times , comparó el chip NeuroMem con "The Machine", una máquina capaz de predecir delitos escaneando los rostros de las personas de la serie de televisión Person of Interest , describiéndola como "el corazón del big data " y "presagia una escalada en la vida real en la era de la recopilación masiva de datos". [5]
En el pasado, la tecnología de diseño de microprocesadores evolucionó desde una computadora con conjunto de instrucciones complejas (CISC) hasta una computadora con conjunto de instrucciones reducidas (RISC). En los primeros días de la industria informática, la tecnología de compilación no existía y la programación se realizaba en lenguaje ensamblador . Para facilitar la programación, los arquitectos informáticos crearon instrucciones complejas que eran representaciones directas de funciones de alto nivel de lenguajes de programación de alto nivel. Otra fuerza que fomentó la complejidad de las instrucciones fue la falta de grandes bloques de memoria.
A medida que avanzaron las tecnologías de compilación y memoria, se introdujeron las arquitecturas RISC. Las arquitecturas RISC necesitan más memoria de instrucciones y requieren un compilador para traducir lenguajes de alto nivel a código ensamblador RISC. Un mayor avance de las tecnologías de memoria y compiladores conduce a la aparición de procesadores de palabras de instrucción muy largas (VLIW), donde el compilador controla la programación de instrucciones y maneja los riesgos de los datos.
NISC es un sucesor de los procesadores VLIW. En NISC, el compilador tiene control tanto horizontal como vertical de las operaciones en la ruta de datos. Por tanto, el hardware es mucho más sencillo. Sin embargo, el tamaño de la memoria de control es mayor que en las generaciones anteriores. Para abordar este problema, se pueden utilizar técnicas de compresión de baja sobrecarga.