En electrónica digital , un decodificador de direcciones es un decodificador binario que tiene dos o más entradas para bits de dirección y una o más salidas para señales de selección de dispositivo. [1] Cuando la dirección de un dispositivo en particular aparece en las entradas de dirección, el decodificador activa la salida de selección para ese dispositivo. Se puede incorporar un decodificador de direcciones dedicado de una sola salida en cada dispositivo en un bus de direcciones, o un único decodificador de direcciones puede servir a varios dispositivos. [2]
Un único decodificador de direcciones con n bits de entrada de dirección puede dar servicio a hasta 2 n dispositivos. Varios miembros de la serie 7400 de circuitos integrados pueden utilizarse como decodificadores de direcciones. Por ejemplo, cuando se utiliza como decodificador de direcciones, el 74154 [3] proporciona cuatro entradas de dirección y dieciséis (es decir, 2 4 ) salidas de selector de dispositivo. Un decodificador de direcciones es un uso particular de un circuito decodificador binario conocido como " demultiplexor " o "demux" (el 74154 se denomina comúnmente "demultiplexor 4 a 16"), que tiene muchos otros usos además de la decodificación de direcciones.
Los decodificadores de direcciones son componentes fundamentales para los sistemas que utilizan buses . Están presentes en todas las familias y procesos de circuitos integrados y en todas las bibliotecas FPGA y ASIC estándar . Se tratan en libros de texto introductorios sobre diseño de lógica digital. [1]
Un decodificador de direcciones es un componente comúnmente utilizado en microelectrónica que se utiliza para seleccionar celdas de memoria en dispositivos de memoria direccionables aleatoriamente.
Una celda de memoria de este tipo consta de un número fijo de elementos de memoria o bits. El decodificador de direcciones está conectado a un bus de direcciones y lee la dirección creada allí. Mediante una lógica de conmutación especial, utiliza esta dirección para calcular a qué celda de memoria se debe acceder. A continuación, selecciona dicha celda seleccionándola mediante una línea de control especial. Esta línea también se conoce como línea de selección. En las memorias dinámicas ( DRAM ), existen líneas de selección de filas y columnas en la matriz de memoria, que son controladas por decodificadores de direcciones integrados en el chip.
Dependiendo del tipo de decodificador, la lógica utilizada para seleccionar la celda de memoria puede, en determinadas circunstancias, ser programable.
También se utiliza un decodificador de direcciones para seleccionar el módulo de memoria o chip de memoria apropiado entre varios cuando el bus de direcciones del sistema del procesador proporciona una dirección particular.
Para ello, los módulos de memoria o chips de memoria disponen de entradas de selección, normalmente denominadas pin de selección de chip (CS) o pin de habilitación de chip (CE). Estas entradas suelen tener una función lógica negativa ( CS o CE ), es decir, se selecciona un cero lógico adyacente (nivel de tensión bajo).
El decodificador de direcciones utiliza la lógica combinatoria diferente para colocar los módulos de memoria o chips en el espacio de direcciones de un procesador. Los módulos de memoria suelen tener una capacidad menor que el espacio de direcciones. En la mayoría de los casos, se pueden utilizar varios módulos, aunque sean completamente idénticos en su estructura. Se debe garantizar que difieran en el rango de direcciones.