CRUVI es una interfaz de bus de expansión diseñada para crear un ecosistema abierto de módulos de funciones para conectividad periférica de alto rendimiento. Su objetivo principal es admitir dispositivos FPGA y SoC FPGA de los principales fabricantes como Intel® , Lattice , Microchip y Xilinx .
La palabra "CRUVI" es una combinación de la palabra estonia "KRUVI" para tornillo y la letra "C", que se refiere a la mitad de la cabeza hexagonal del tornillo. En este caso, la "K" fue reemplazada por una "C" para enfatizar la referencia a la cabeza del tornillo.
El estándar abierto CRUVI coexiste entre dispositivos de interfaz Pmod de baja velocidad y bajo número de pines y periféricos de tarjeta intermedia FPGA (FMC) de alto rendimiento y alto número de pines ( HPC ) de 400 E/S .
Se puede utilizar para crear prototipos de alto rendimiento, para la integración de sistemas y pruebas para construir sistemas complejos a partir de bloques de construcción más pequeños para iterar rápidamente y reducir costos. Cree sistemas de prueba personalizados para pruebas funcionales de producción. Es una plataforma perfecta para sus próximas placas y sistemas de evaluación de semiconductores de alto rendimiento.
El puente de interfaz hacia o desde otro ecosistema de coexistencia es posible mediante módulos o placas periféricos.
Se especifican tres conectores placa a placa: CRUVI-LS (baja velocidad), CRUVI-HS (alta velocidad) y CRUVI-GT ( transceptor Gigabit ) compatible con PCIe Gen 5.0.
La placa de prueba periférica CRUVI-HS y CRUVI-GT con funciones de loopback, alcance o analizador lógico puede verificar el rendimiento del conector de alta velocidad o las señales a sondear. [1]
Los contribuyentes internacionales para definir la especificación CRUVI de código abierto son Trenz Electronic GmbH, Arrow Electronics , Samtec, Flinders University , Synaptic Laboratories Ltd, Symbiotic EDA y MicroFPGA UG.
Historia de la especificación de código abierto CRUVI: GRATIS para usar la licencia Apache 2.0
La placa portadora o placa host proporciona fuentes de alimentación, voltaje IO y controla las funciones de los módulos periféricos.
Se permiten módulos de ancho simple, doble o triple y tienen más orificios de montaje.
Un tamaño triple de espacio en la placa portadora (plantilla de PCB CR99201) es de 2,666 pulgadas por 2,264 pulgadas (67,72 mm × 57,5 mm) con conectores LS y HS. Hay 3 espacios llamados: AX, BY y CZ. Los orificios de montaje (1 a 6) para tornillos M2 tienen un diámetro de 2,2 mm (0,0866 pulgadas) y necesitan un espaciador SMD para la fijación mecánica. [1]
Se recomienda que todas las placas host FPGA con ranuras CRUVI proporcionen archivos de soporte de plataforma LiteX. [2]
Las placas host y portadoras están disponibles con FPGA de Intel® (TEI0050, TEI0185 [3] , CR00010, CR00100, CR00109), Lattice (TEL003, CR00103), Microchip (TEMB0005) y Xilinx (TEBF0707, CR00107). [4]
Existe un adaptador de puente para convertir señales de Pmod a CRUVI-LS (CR00025), de FMC a CRUVI-HS (CR00101, CR00111) y de FMC a CRUVI-GT (CR00112). [1]
Existen diferentes módulos periféricos únicos posibles, flexibles y escalables según el tamaño de los conectores LS, HS y GT. Los orificios de montaje son para tornillos M2 de 2,2 milímetros (0,087 pulgadas) de diámetro.
Se recomienda tener EEPROM con I2C para identificar el módulo periférico con un número de dirección específico.
