stringtranslate.com

Aislamiento de zanjas poco profundas

Escala de aislamiento con el tamaño del transistor. El paso de aislamiento es la suma del ancho del transistor y la distancia de aislamiento de la trinchera. A medida que se reduce el paso de aislamiento, el efecto de ancho de canal estrecho se hace más evidente.
El proceso de fabricación de aislamiento de zanjas poco profundas de circuitos integrados modernos en secciones transversales.

El aislamiento de trinchera poco profunda ( STI ), también conocido como técnica de aislamiento de caja , es una característica de los circuitos integrados que evita fugas de corriente eléctrica entre componentes de dispositivos semiconductores adyacentes . El STI se utiliza generalmente en nodos de tecnología de proceso CMOS de 250 nanómetros y más pequeños. Las tecnologías CMOS más antiguas y las tecnologías no MOS suelen utilizar aislamiento basado en LOCOS . [1]

La STI se crea en las primeras etapas del proceso de fabricación de dispositivos semiconductores , antes de que se formen los transistores. Los pasos clave del proceso STI implican grabar un patrón de ranuras en el silicio, depositar uno o más materiales dieléctricos (como dióxido de silicio ) para rellenar las ranuras y eliminar el exceso de dieléctrico utilizando una técnica como la planarización químico-mecánica . [2]

Ciertas tecnologías de fabricación de semiconductores también incluyen aislamiento de zanja profunda, una característica relacionada que a menudo se encuentra en circuitos integrados analógicos .

El efecto del borde de la zanja ha dado lugar a lo que recientemente se ha denominado "efecto de canal estrecho inverso" [3] o "efecto de ancho estrecho inverso". [4] Básicamente, debido al aumento del campo eléctrico en el borde, es más fácil formar un canal conductor (por inversión) a un voltaje más bajo. El voltaje umbral se reduce de manera efectiva para un ancho de transistor más estrecho. [5] [6] La principal preocupación para los dispositivos electrónicos es la corriente de fuga subumbral resultante , que es sustancialmente mayor después de la reducción del voltaje umbral.

Flujo de proceso

Véase también

Referencias

  1. ^ Quirk, Michael y Julian Serda (2001). Tecnología de fabricación de semiconductores: Manual del instructor Archivado el 28 de septiembre de 2007 en Wayback Machine , pág. 25.
  2. ^ [1]
  3. ^ Jung, Jong-Wan; Kim, Jong-Min; Son, Jeong-Hwan; Lee, Youngjong (30 de abril de 2000). "Dependencia del efecto de joroba subumbral y canal estrecho inverso en la longitud de la compuerta mediante la supresión de la difusión transitoria mejorada en el borde de aislamiento de la zanja". Revista japonesa de física aplicada . 39 (parte 1, n.º 4B): 2136–2140. Código Bibliográfico :2000JaJAP..39.2136J. doi :10.1143/JJAP.39.2136.
  4. ^ A. Chatterjee et al., IEDM 1996. (anuncio de conferencia) Chatterjee, A.; Esquivel, J.; Nag, S.; Ali, I.; Rogers, D.; Taylor, K.; Joyner, K.; Mason, M.; Mercer, D.; Amerasekera, A.; Houston, T.; Chen, I.-C. (1996), "Un estudio de aislamiento de zanja poco profunda para tecnologías CMOS de 0,25/0,18 μm y más allá", Simposio de 1996 sobre tecnología VLSI. Digest of Technical Papers , págs. 156-157, doi :10.1109/VLSIT.1996.507831, ISBN 0-7803-3342-X, Número de identificación del sujeto  27288482
  5. ^ Pretet, J; Ioannou, D; Subba, N; Cristoloveanu, S; Maszara, W; Raynaud, C (noviembre de 2002). "Efectos de canal estrecho y su impacto en las características estáticas y de cuerpo flotante de los MOSFET SOI aislados por STI y LOCOS". Electrónica de estado sólido . 46 (11): 1699–1707. Bibcode :2002SSEle..46.1699P. doi :10.1016/S0038-1101(02)00147-8.
  6. ^ Lee, Yung-Huei; Linton, Tom; Wu, Ken; Mielke, Neal (mayo de 2001). "Efecto del borde de la trinchera en la confiabilidad de pMOSFET". Microelectronics Reliability . 41 (5): 689–696. doi :10.1016/S0026-2714(01)00002-6.

Enlaces externos

  • en
  • a
  • mi