Gestor de relojes digitales

Un gestor de reloj digital ( DCM ) es un componente electrónico disponible en algunas matrices de puertas programables en campo (FPGA) (en particular, las fabricadas por Xilinx ). Un gestor de reloj digital es útil para manipular las señales de reloj dentro de la FPGA y para evitar desviaciones de reloj que introducirían errores en el circuito.

Usos

Los gestores de relojes digitales tienen las siguientes aplicaciones: ^[1]

• Multiplicar o dividir un reloj entrante (que puede provenir de fuera del FPGA o de un sintetizador de frecuencia digital [DFS] ^{[ cita requerida ]} ).
• Asegurarse de que el reloj tenga un ciclo de trabajo constante .
• Adición de un cambio de fase con el uso adicional de un bucle de bloqueo por retardo .
• Eliminación del sesgo de reloj dentro de un diseño FPGA.

Véase también

• Bucle de enganche de fase

Referencias

1. "Uso de administradores de reloj digital (DCM) en FPGAs Spartan-3".es.xilinx.com