La gestión de energía en estado activo ( ASPM ) es un mecanismo de gestión de energía para dispositivos PCI Express que permite ahorrar energía mientras se encuentran en un estado completamente activo. Esto se logra principalmente a través de la gestión de energía del enlace en estado activo; es decir, el enlace serial PCI Express se apaga cuando no hay tráfico a través de él. Normalmente se utiliza en computadoras portátiles y otros dispositivos móviles de Internet para extender la vida útil de la batería.
A medida que los dispositivos PCI Express basados en serie se vuelven menos activos, es posible que el sistema de administración de energía de la computadora aproveche la oportunidad para reducir el consumo general de energía al colocar el enlace PHY en un modo de bajo consumo e instruir a otros dispositivos en el enlace para que sigan su ejemplo. Esto generalmente se administra mediante el software de administración de energía del sistema operativo o mediante el BIOS , por lo que se pueden configurar diferentes configuraciones para el modo de batería de la computadora portátil en comparación con el funcionamiento desde el cargador de batería . El modo de bajo consumo a menudo se logra reduciendo o incluso deteniendo el reloj del bus serie, así como posiblemente apagando el dispositivo PHY en sí.
Si bien ASPM reduce el consumo de energía, también puede generar una mayor latencia , ya que es necesario "despertar" el bus serial desde el modo de bajo consumo, posiblemente reconfigurarlo y restablecer el enlace entre el host y el dispositivo. Esto se conoce como latencia de salida de ASPM y requiere un tiempo valioso que puede resultar molesto para el usuario final si es demasiado obvio cuando ocurre. Sin embargo, esto puede ser aceptable para la informática móvil cuando la duración de la batería es crítica.
Actualmente, la especificación PCI Express 2.0 especifica dos modos de bajo consumo: L0s y L1. L0s se refiere a la configuración del modo de bajo consumo para una sola dirección del enlace serial, generalmente aguas abajo del controlador PHY. L1 apaga el enlace PCI Express por completo, incluida la señal de reloj de referencia, hasta que se activa una señal dedicada (CLKREQ#), y da como resultado mayores reducciones de consumo, aunque con la penalización de una mayor latencia de salida.